一种可重构的通用总线接口验证平台的研究及实现

以UART总线接口为例介绍一种高性能验证平台。该验证平台基于SystemVerilog语言,以功能覆盖率为导向,通过带约束的随机方法产生测试激励,并具有自动检查运行结果及可重用性等特点。实践表明,与传统的验证平台相比,该平台在验证效率及功能覆盖率方面均有明显的优越性;与基于VMM搭建的验证平台相比,该平台也表现出了一定的灵活性、易操作性的特点。