平面石墨烯纳米带隧穿场效应管理论设计

不同于传统的立体结构隧穿器件,本文给出了一种新型平面石墨烯纳米带隧穿场效应管的理论设计。基于石墨烯纳米带几何宽度调控禁带宽度的思想,构建"双十字形"石墨烯纳米带超晶格作为沟道,设计了石墨烯纳米带超晶格场效应管。从能带结构和传输谱上给出了该器件负微分电阻特性的理论解释,并由器件的输出特性得到了验证。在此基础上对器件的隧穿工作机理做出了探讨。该场效应管在一个器件上实现了多个负微分电阻区域,可应用于多值逻辑电路设计。

一种带有斜向扩展源的双栅隧穿场效应晶体管

设计并研究了一种带有轻掺杂漏(LDD)和斜向扩展源(OES)的双栅隧穿场效应晶体管(DG-TFET),并利用Sentaurus TCAD仿真工具对栅长及扩展源长度等关键参数进行了仿真分析。对比了该器件与传统TFET的亚阈值摆幅、关态电流和开关电流比,并从器件的带带隧穿概率分析其优势。仿真结果表明,该器件的最佳数值开关电流比及亚阈值摆幅分别可达3.56×10^(12)和24.5 mV/dec。另外,该DG-TFET在双极性电流和接触电阻方面性能良好,且具有较快的转换速率和较低的功耗。

多晶硅薄膜晶体管泄漏区带间隧穿电流的建模

讨论了带间隧穿(BBT)效应在多晶硅薄膜晶体管所有的泄漏机制中占主导地位的条件因素,说明了在高场或低温情况下,泄漏电流主要来自带间隧穿.考虑了BBT的两个产生区域——栅漏交叠处和靠近漏端的PN结耗尽区,分析了陷阱态密度以及掺杂浓度对BBT电流的影响,最后提出了一个适用于多晶硅薄膜晶体管泄漏区的带间隧穿电流模型.

基于隧穿机理的石墨烯纳米带准一维器件设计

隧穿场效应晶体管（TFET）在低功耗领域具有很好的应用前景,以优化新型准一维TFET为目的,通过数值仿真研究了以石墨烯纳米带（GNR）为沟道材料的准一维TFET以及受器件尺寸和掺杂浓度控制的器件输运特性及开态和关态电流。以能带调控理论结合局域态密度与电流谱密度间的关系为手段对隧穿效应的机理进行了详细的探讨,分析了禁带宽度、栅覆盖范围、沟道长度和源漏掺杂浓度4个变量对输运过程的影响,进而确定了其对器件性能影响的变化趋势,并总结了相应原则,得到了有利于提高驱动能力、降低静态功耗以及满足数字电路一般性要求的准一维器件的设计策略。这一研究可为基于准一维材料的TFET的设计提供参考,推动基于平面材料的新型器件的发展。

一种新型隧穿场效应晶体管

提出了一种新型隧穿场效应晶体管(TFET)结构,该结构通过在常规TFET靠近器件栅氧化层一侧的漏-体结界面引入一薄层二氧化硅(隔离区),从而减小甚至阻断反向栅压情况下漏端到体端的带带隧穿(BTBT),减弱TFET的双极效应,实现大幅度降低器件泄漏电流的目的。利用TCAD仿真工具对基于部分耗尽绝缘体上硅(PDSOI)和全耗尽绝缘体上硅(FDSOI)的TFET和新型TFET结构进行了仿真与对比。仿真结果表明,当隔离区宽度为2 nm,高度大于10 nm时,可阻断PDSOI TFET的BTBT,其泄漏电流下降了4个数量级;而基于FDSOI的TFET无法彻底消除BTBT和双极效应,其泄漏电流下降了2个数量级。因此新型结构更适合于PDSOI TFET。

一种感应PN结隧穿场效应晶体管

提出了一种在源区形成感应PN结的隧穿场效应晶体管,利用Silvaco TCAD对器件的工作原理进行了验证,并仿真分析了器件的静态电学特性以及动态特性。结果表明,这种结构的TFET具有低的亚阈值斜率(51mV/dec.)、高的开态电流(5.88μA/μm)、高的开/关态电流比(ION/IOFF为107)以及低至9ps的本征延迟时间,表明利用该结构的TFET器件有望构成高速低功耗逻辑单元。

纳米线环栅隧穿场效应晶体管的电容模型

纳米线环栅隧穿场效应晶体管相比于其他多栅器件具有更强的短沟道效应抑制能力及更优异的电学特性.器件模型能够模拟器件电学特性,对于器件及电路的实际应用极为关键.目前,已有纳米线环栅隧穿场效应晶体管的电流模型报道,但是尚没有电容模型的相关报道.电容模型主要用于瞬态特性模拟,对于评估电路速度转换和频率特性至关重要.由于没有可用的电容模型,纳米线环栅隧穿场效应晶体管电路方面的研究主要通过数值迭代的方法开展,该方法不仅对硬件平台要求高,且耗时长,还容易出现收敛性问题,只能勉强用于极小规模电路模块,对于包含晶体管数目较多的电路无能为力.本文针对以上问题,从基本的器件物理出发,建立了纳米线环栅隧穿场效应晶体管的电容模型,该模型不涉及任何数值迭代过程.相比于数值模型,该模型计算速度快、过程稳定,能够加速纳米线环栅隧穿场效应晶体管器件及电路的相关研究.

一种基于深肖特基势垒辅助栅控制的隧穿场效应晶体管

提出一种基于深肖特基势垒辅助栅控制的隧穿场效应晶体管,分析肖特基势垒高度对该器件的影响。该TFET的势垒比传统肖特基势垒晶体管更低,利用了深肖特基势垒来克服由隧穿产生的电流;通过最大化源漏与硅体接触界面处的正向导通电流,即带带隧穿电流,利用辅助栅电极有效地抑制反向漏电流。和传统SB MOSFET或者JL FETs相比,此器件能实现低亚阈值摆幅、更小的反向偏置GIDL电流、高开关电流比,并使导通电流大于普通的TFET;其对称结构也使其与MOSFET技术更加融合。

具有双向开关特性的隧穿场效应晶体管

基于带带隧穿原理,提出一种具有双向开关特性的隧穿场效应晶体管。不同于传统隧穿晶体管的PIN结构,新结构具有双向导通性,源漏区可互换,对反向泄漏电流有更好的抑制效果,同时具有低功耗和低亚阈值摆幅的优点。其对称的结构能更好兼容CMOS工艺,设计灵活性更好。通过Silvaco TCAD软件对器件3D结构进行I-V特性仿真,分析各器件参数改变对器件开关电流比(IonIoff)、亚阈值摆幅(SS)、反向泄漏电流和正向导通电流等电学特性的影响,从而改善器件特性,优化器件结构。

GeSn/Ge异质无结型隧穿场效应晶体管

提出了一种新型GeSn/Ge异质无结型隧穿场效应晶体管(GeSn/Ge-hetero JLTFET)。该器件结合了直接窄带隙材料GeSn与传统JLTFET的优点,利用功函数工程诱导器件本征层感应出空穴(p型)或电子(n型),在无需掺杂的前提下,形成器件的源区、沟道区和漏区,从而避免了使用复杂的离子注入工艺和引入随机掺杂波动。该器件减小了隧穿路径宽度,提高了开态电流,获得了更陡峭的亚阈值摆幅。仿真结果表明GeSn/Ge-hetero JLTFET的开态电流为7.08×10^-6 A/μm,关态电流为3.62×10^-14 A/μm,亚阈值摆幅为37.77 mV/dec。同时,GeSn/Ge-hetero JLTFET的相关参数(跨导、跨导生成因子、截止频率和增益带宽积)的性能也优于传统器件。

一种新型异质结双栅隧穿场效应晶体管

文章提出一种新型Si/Ge异质结双栅隧穿场效应晶体管(GP_Si/Ge_DGTFET)。该器件在异质结的基础上加入凹槽型pocket结构,禁带宽度较窄的Ge材料可以使器件拥有更低的亚阈值摆幅和更大的开态电流,同时pocket结构的引入可以进一步降低隧穿势垒。基于Sentaurus TCAD仿真软件,将该新型器件与传统Si/Ge异质结双栅隧穿场效应晶体管(Si/Ge_DGTFET)进行对比。仿真结果表明,该新器件拥有更好的亚阈值摆幅和开关特性,其开态电流为6.0×10^(-5) A/μm,关态电流约为10^(-14) A/μm,平均亚阈值摆幅达到35.36 mV/dec。

γ-石墨炔基分子磁隧道结的输运性能

对γ-石墨炔进行剪切可以得到零维γ-石墨炔纳米点(γ-GYND),采用密度泛函理论和非平衡格林函数相结合的方法,利用γ-石墨炔纳米点和锯齿型石墨烯纳米带理论设计了三种连接方式的分子磁隧道结(MMTJ),并研究了这三种磁隧道结的输运性能。研究结果表明,γ-石墨炔纳米点和锯齿型石墨烯纳米带连接方式不同,所构建的几种分子磁隧道结输运性能不同,即随着电压的增加,三种分子磁隧道结中电流的变化趋势不同,虽然都观察到了明显的自旋过滤效应和巨磁阻效应,但自旋极化率和隧穿磁阻不同,其中隧穿磁阻最大可达10^(9)%量级,这一数值远高于传统磁隧道结,实验上这一数值只有18%。以上结果表明,γ-石墨炔纳米点和锯齿型石墨烯纳米带所组成的磁隧道结可以应用于自旋电子器件,也可用于通过改变电压或磁场信号得到相应的电流从而起到信息传递作用的分子传感器。

基于γ-石墨炔分子磁隧道结对称性依赖的输运性质

利用非平衡格林函数和密度泛函理论,研究不同类型γ-石墨炔分子磁隧道结(MMTJ)自旋极化输运特性的影响。磁隧道结以铁磁性的锯齿形石墨烯纳米带作电极。随着纳米带宽度变化,考虑γ-石墨炔的两种接触点,我们构造了8种有代表性的且具有不同对称性的隧道结。通过计算我们发现,对称性对磁隧道结的自旋输运起决定性作用。对于偶数碳链的锯齿形石墨烯纳米带,石墨炔的接触点位居于正中,这种结构的自旋极化输运性质远优于其它结构。比如在非常宽的偏压范围内都能达到100%的自旋极化率,且隧穿磁阻(TMR)高达3.7×10^(5),这表明该结构在自旋滤波器和自旋阀器件方面的应用潜力最大。与之形成对比的是,当耦合位置偏离锯齿形石墨烯纳米带的中心时,输运性质迅速变为普通电输运,相应的巨磁阻效应比最优对称结构约小4个数量级。

高驱动电流的隧穿器件设计

隧道场效应晶体管(TFET)由于其独特的带带隧穿原理而成为超低功耗设计中有力的候选者。传统MOSFET在室温下的亚阈值摆幅因载流子漂移扩散工作原理而高于60 mV/dec;而基于量子隧道效应的隧穿场效应晶体管,其亚阈值斜率可以突破MOSFET器件的亚阈值摆幅理论极限,并且具有极低的关态泄漏电流。本文提出了一种异质结纵向隧穿场效应晶体管,用以改善器件导通电流和亚阈值特性,改进后的器件开态电流由36μA/μm增加到92μA/μm,平均亚阈值摆幅从32 mV/dec降低到15 mV/dec。

碳纳米管场效应管尺寸缩小特性的比较

由于具有更为显著的量子隧穿效应,碳纳米管场效应管具有较硅基MOS管不同的尺寸缩小特性,同时,由于工作机理的不同,类MOS碳纳米管场效应管(C-CNFETs:Conventional MOS-like Carbon Nanotube Field Effect Transistors)的尺寸缩小特性与隧穿碳纳米管场效应管(T-CNFETs)也不尽相同。器件尺寸缩小特性研究是研究其应用前景的重要方式,而之前对碳纳米管场效应管尺寸缩小特性的研究并没考虑带间隧穿对碳纳米管场效应管尺寸缩小特性的影响。采用非平衡格林函数方法,对比研究了带间隧穿对C-CNFETs与T-CNFETs尺寸缩小特性的影响。研究结果表明两者存在较大差异、甚至截然相反的尺寸缩小特性。有利于为碳纳米管场效应管器件设计提供重要指导,以获取面积、速度、功耗之间的合理折中。

n型纳米非对称DG-TFET阈值电压特性研究

n型纳米非对称双栅隧穿场效应晶体管(DG-TFET)速度快、功耗低,在高速低功耗领域具有很好的应用前景,但其阈值电压的表征及其模型与常规MOSFET不同。在深入研究n型纳米非对称DG-TFET的阈值特性基础上,通过求解器件不同区域电场、电势的方法,建立了n型纳米非对称DG-TFET器件阈值电压数值模型,探讨了器件材料物理参数以及漏源电压对阈值电压的影响,通过与Silvaco Atlas的仿真结果比较,验证了模型的正确性。研究表明,n型纳米非对称DG-TFET的阈值电压分别随着栅介质层介电常数的增加、硅层厚度的减薄以及源漏电压的减小而减小,而栅长对其阈值电压的影响有限。该研究对纳米非对称DG-TFET的设计、仿真及制造有一定的参考价值。

双肖特基势垒型异或非可重构场效应晶体管研究

为在现有RFET产品基础上寻求改进,设计提出一种高集成的双肖特基势垒型异或非可重构场效应晶体管(BSBRFET),不同于传统异或非门电路,只用单个晶体管即可实现异或非逻辑门功能。采用完全肖特基接触,屏蔽掉热电子发射电流,以带带隧穿电流作为正向导通机制;引入浮动源极来存储、积累电荷。遵循BSBRFET工作原理和输出特性一致性,在实验中对其异或非功能做出验证。与传统RFET相比,此器件能实现更低的亚阈值摆幅、更小的反向偏置电流、更高的开关电流比,在能够实现NXOR逻辑功能同时,对于提高输出特性一致性也具有优势。

隧道场效应晶体管静电放电冲击特性研究

随着器件尺寸的不断减小,集成度的逐步提高,功耗成为了制约集成电路产业界发展的主要问题之一.由于通过引入带带隧穿机理可以实现更小的亚阈值斜率,隧道场效应晶体管(TFET)器件已成为下一代集成电路的最具竞争力的备选器件之一.但是TFET器件更薄的栅氧化层、更短的沟道长度容易使器件局部产生高的电流密度、电场密度和热量,使得其更容易遭受静电放电(ESD)冲击损伤.此外,TFET器件基于带带隧穿机理的全新工作原理也使得其ESD保护设计面临更多挑战.本文采用传输线脉冲的ESD测试方法深入分析了基本TFET器件在ESD冲击下器件开启、维持、泄放和击穿等过程的电流特性和工作机理.在此基础之上,给出了一种改进型TFET抗ESD冲击器件,通过在源端增加N型高掺杂区,有效的调节接触势垒形状,降低隧穿结的宽度,从而获得更好的ESD设计窗口.

电场对含空位缺陷硅结构影响的第一性原理研究

用分子动力学模拟和第一性原理计算分析方法,研究电场对含空位缺陷硅结构的影响。分子动力学结果表明,硅(100)晶面处的空位数量,总体随着电场强度的增强而增加。当电场在8.90×10~6 V/cm和1.35×10~7 V/cm之间时,空位数达到最大饱和数值10,并保持稳定。第一性原理计算结果表明,能带结构中的缺陷能级等效于降低价带和导带之间的带隙值,导致空位结构中隧穿电流变大。此外,缺陷能级也会导致空位结构中的静态介电常数变大,从而引起电容-电压特性值变大。

具有夹层的垂直U型栅极TFET的设计

通过使用工艺计算机辅助设计(TCAD)仿真技术提出了一种新型的带有夹层的垂直U型栅极隧穿场效应晶体管(TFET)结构。该器件是通过优化基于Ge的栅极金属核垂直纳米线TFET结构获得的。通过在沟道中增加重掺杂夹层,器件的平均亚阈值摆幅(SS_(avg))得到了改善;又通过改变器件的源极和漏极材料,器件的开关电流比(I_(on)/I_(off))得到了改善。对夹层的掺杂浓度和厚度以及沟道的高度也进行了优化。最终优化后的器件开态电流为220μA/μm,关态电流为3.08×10^(-10)μA/μm,SS_(avg)为8.6 mV/dec,表现出了优越的性能。与初始器件相比,该器件的SS_(avg)减小了77%,I_(on)/I_(off)增加了两个数量级以上。此外,提出了针对该器件的可行的制备工艺步骤。因此,认为该器件是在超低功耗应用中非常具有潜力的候选器件。