全数字接收机平方定时恢复环路

本文着重研究全数字接收机中定时恢复环路的设计,该环路由内插滤波器,预滤波器,平方定时误差检测,环路滤波和 定时控制单元组成,仿真结果表明,通过预滤波明显减小了定时抖动,该算法可以达到较好的性能,并由单片FPGA实现, 该芯片已成功用于QAM全数字接收机中。

平方律定时恢复接收机设计

为了降低信号从发射机传输到接收机而产生的未知时延的影响,在接收机中需要进行定时恢复以降低误码率。设计的全数字平方律定时恢复接收机主要由内插滤波器、平方律定时误差检测、匹配滤波和定时控制单元组成,通过估计定时误差和定时较正2个步骤实现定时恢复。平方律定时误差检测器对经过匹配滤波和采样后的数据提取定时误差,定时控制单元分析误差信号,输出分数间隔和内插基点至内插滤波器,决定内插滤波器的滤波系数。该方法与传统的基于最大似然定时估计和锁相环电路的方法相比具有显著优点,可以完全采用软件实现定时恢复。以四相相移键控(QPSK)信号为例进行了仿真验证,仿真结果表明上述方法可以很好地解决定时恢复问题,较传统的科斯塔斯环解调性能优越,并可降低系统的实现成本。

接收机位定时恢复的设计

数字通信系统中,位定时同步是正确收发信号的先决条件之一,对于单载波而言,需要正确的寻找到最佳采样点,因为一点偏移都会造成星座图的发散。文中研究了接收机定时恢复环路的设计,该环路包括平方定时误差检测,环路滤波,定时控制和内插滤波器单元组成,通过Matlab仿真表明,该环路能够很好的实现定时恢复。