平方根升余弦滤波器的设计与FPGA实现

为了提高平方根升余弦滤波器的性能,采用FPGA技术,基于CSD编码和分布式计算两种算法,分别提出相应的硬件电路设计,并在QuartusII综合器中进行综合。结果显示采用分布式计算算法实现的平方根升余弦滤波器性能优于CSD编码方式。

基于FPGA的平方根升余弦滤波器设计

为了满足陆上集群无线电(TETRA)数字集群系统对基带信号成形处理的要求,提出了一种用于TETRA数字集群系统的平方根升余弦(SRRC)滤波器设计,论述了基带成形滤波和SRRC滤波器的基本原理,分析了窄带调制带宽限制、TETRA邻道干扰限制和滤波器阶数等需解决的问题,论述了滤波器参数设计和FIR滤波器FPGA实现等关键技术,完成了对基于FPGA的SRRC滤波器设计的仿真分析。

平方根升余弦滚降滤波器在消除码间串扰中的应用

先分析了无线通信系统中存在码间串扰(ISI)现象,然后又从理论上分析了匹配滤波的频域和时域要求,为平方根升余弦滚降滤波器应用于消除码间串扰提供了理论依据。以16正交幅度调制(16QAM)的调制与解调为例,通过观察接收端的星座图的质量和误比特率,验证了平方根升余弦滚降滤波器能够使无线通信系统的码间串扰得到极大的改善。

高阶平方根升余弦滚降滤波器的FPGA实现

以数字电视解调端256阶平方根升余弦滚降(SRRC)滤波器的设计为例,比较了直接型和转置型高阶FIR滤波器的FP-GA实现,分析了两种滤波器结构各自的优缺点。

平方根升余弦滚降数字滤波器的设计与实现

现代数字通信中广泛采用平方根升余弦滚降数字滤波器作为基带成形滤波器和匹配滤波器。介绍了平方根升余弦滚降数字滤波器的设计和优化方法,并提出了用FPGA实现其硬件电路的方案。

WCDMA中根升余弦滤波器的FPGA实现

本文根据奈奎斯特(Nyquist)FIR滤波器的设计原理,设计了33阶根升余弦函数FIR滤波器,并提出了用FPGA实现其硬件电路的方案,最后用Modelsim和matlab工具进行了仿真验证。

扩频通信系统中的成形滤波器的一种设计方法

提出了无线扩频通信系统中成形滤波器的一种新的设计方法。首先分析了无线扩频通信系统最佳接收对滤波器的要求以及设计该滤波器的三个主要参数,然后介绍了所提出的无线扩频通信系统基带部分中的成形滤波器设计的改进方法,该方法采用升余弦滚降特性作为系统总体频率特性,并且在不同的参数条件下分析了它的滤波性能,最后选择了一组参数在FPGA上加以实现。实验结果表明,该成形滤波器可以很好的完成扩频通信中的成形特性。

基于FPGA的系数可重载式SRRC滤波器

为消除通信系统中的码间串扰,提高频带利用率,常采用平方根升余弦滤波器来实现基带信号的成形滤波处理。本文详细介绍了平方根升余弦滤波的实现原理,采用IP核与FDATOOL工具在ISE平台上实现了系数可重载式平方根升余弦滤波及速率变换。并给出了Model Sim的仿真结果,证明了平方根升余弦滤波器的升余弦特性、变速率和在线系数重载的功能。该平方根升余弦滤波器实现方式简单,节约FPGA内部资源,并且具有较好的实时性和可靠性,主要用于卫星通信、无线通信系统中的成形滤波和匹配滤波。

基于矩阵乘法的高速卫星成形滤波器的FPGA实现

根据高速8PSK卫星调制器的要求,针对数字化基带成形滤波的信号处理特点,文中提出一种基于矩阵乘法的高速卫星成形滤波器设计方法及基于查找表的硬件实现方案。该方法将成形滤波直接抽象为矩阵乘法的运算,将多个卷积相乘项相加后再量化,减少了量化次数,提高了量化信噪比。用片内的BLOCK-RAM精心设计查找表,在8万门的芯片VIRTEX2-80中就能实现此方案。MODELSIM的时序仿真结果表明,可支持高达200Mbps的输入数据,满足卫星通信高速成形的要求,并针对未来更高速率的成形滤波器给出了一种通用硬件实现方法。

卫星高速8PSK调制器中成形滤波器设计及其基于并行查表的FPGA实现

根据高速8PSK卫星调制器的要求，针对数字化基带成形滤波的信号处理特点，提出一种基于部分卷积和并行查表的高速卫星成形滤波器设计方法及基于现场可编程门阵列（FPGA）芯片结构的FPGA算法。用片内的BLOCKRAM精心设计查找表，通过改变查找表内容可适用于各种信道限带性能要求的传输系统。在XILINX公司Virtex2—1000芯片上完成该方案，MODELSIM的时序仿真结果表明可支持高达400Mbit／s的输入数据，满足卫星通信高速成形的要求。

基带成型滤波器的非理想情况对卫星数传系统误码性能的影响

卫星数传系统中的基带成型滤波器存在非理想组合情况。文章在基于QPSK调制解调条件下,采用Matlab仿真工具对卫星数传系统中非理想组合的基带成型滤波器对系统误码性能的影响进行了仿真分析。结果表明,滤波器的非理想组合情况对系统误码性能有一定影响。如果选取适当的滤波器参数,此影响可以非常小,在实际工程中是可以使用的。

基于FFT-IFFT的高速卫星成形滤波器设计及其FPGA实现

根据高速卫星TCM 8PSK调制解调的要求,针对数字化基带成形滤波的信号处理特点和FPGA内部结构,本文提出一种基于FFT-IFFT的高速卫星成形滤波器设计方法及FPGA算法。FPGA中有FFT的ipcore资源,直接引用FPGA中的ipcore资源能简化编程,易于快速实现。在X IL INX公司100万门的芯片V IRTEX 2-1000上实现此方案,MODELSIM的时序仿真结果表明可支持高达400M b it/s的输入数据,满足卫星通信高速成形的要求。本文结尾针对未来更高速率的成形滤波器给出了一种通用硬件实现方法。

基带滤波调制技术深空测控应用性能分析

深空测控的下行链路包括测控和数传2种典型的传输信道,其中数传信道一般具有发射功率大和数据传输速率高的特点,其带外辐射容易对测控信道产生干扰。以典型月球探测器为例,分析比较了数传信道采用常规BPSK（二进制相移键控）调制和基带滤波BPSK调制时,对测控信道的带外辐射影响,并对基带滤波BPSK调制的误码率性能进行了仿真分析,相应结论对未来深空探测任务测控系统总体设计具有十分重要的参考意义。

dPMR标准调制解调器设计

根据dPMR标准,提出了4FSK调制解调器的结构组成。详细介绍了平方根升余弦滤波器、码元同步器的设计。对码元同步器的性能进行了仿真,验证可行性。

阶数可变的成形滤波器FPGA实现

成形滤波器是数字通信中核心模块之一。在通信信号设计中,由于信号的不同,相应的成形滤波器也不同,介绍了一种阶数可变的成形滤波器的实现方法。采用这种方法实现的成形滤波器具有很强的灵活性,可以针对不同基带成形波形、滤波器阶数等参数在系统中方便地修改。符合数字通信软件化的趋势,也将在软件无线电中得到广泛的应用。

滚降系数不匹配对基带传输系统的性能影响

介绍了高速数字基带传输系统的基本要求,重点仿真分析了滚降系数不匹配时,采用数字成形滤波技术对数字基带传输系统的性能的影响。仿真结果表明,滚降系数误差对高速数字基带传输系统有重要的影响,通过调节接收端的滚降系数能改善系统性能。对工程中数字基带传输系统的设计与研究以及高速通信中的成形滤波器的实现有着重要的指导意义。

dPMR标准物理层发射接收算法实现

根据dPMR标准,实现一种dPMR标准物理层发射接收算法,包括信号发射、接收、符号同步、帧同步和解码功能。同时介绍了d PMR通信系统中优化FSK误差的方法,有助于提高信号质量,降低误码率。通过Matlab仿真验证可行性,并在实际硬件FPGA平台上实现。实验结果表明,发射接收端经标准仪器测试后各项性能指标良好,可应用于dPMR专用芯片和专用测试仪器系统中。

一种任意符号速率频分多路信号单通道DAC发射结构

传统的不同符号速率频分多路信号发射结构需要多个DAC通道,硬件资源浪费严重,提出一种任意符号速率频分多路信号单通道DAC发射结构。该结构基于固定采样率任意符号速率基带信号产生算法,只需一个DAC通道便可实现多路不同符号速率信号同时发射,代价仅是生成信号信噪比的微小损失,大大节省了各类资源。该结构具有很强的通用性,并且实现简单,资源消耗少,并行性好,尤其适合在FPGA中实现。

基于DCR标准调制解调器的设计与仿真

在专业无线通信领域,数字集群对讲机是最重要的通信方式。本文针对日本的数字对讲机标准DCR,研究了4FSK调制解调系统中基带信号处理的几项关键技术,主要包括均方根余弦滚降滤波器、Isinc滤波器和帧同步检测器的设计方法,给出了相应的仿真结果,分析了整个系统的误码率,仿真结果表明系统误码率接近理论值,可以满足DCR标准的要求。

基于FPGA的SRRC数字滤波器设计与实现

随着数字技术的不断发展,数字滤波在数字信号处理领域占据不可替代的地位。文章首先介绍了数字滤波器的理论,DSP器件在高速和实时系统中的应用有一定局限性的问题提出了基于FPGA消除基带传输系统码间干扰的实现方案。该方案设计了一个33阶的具有对称转置结构的平方根升余弦滚降(SRRC)滤波器。首先通过MATLAB对滤波器系数进行了提取,并对浮点型系数进行量化和CSD编码形成定点型系数,使之能够在FPGA中运行。利用硬件描述语言Verilog对所设计的滤波器各功能模块进行设计。最后釆用仿真综合软件Modelsim和Quartus II对顶层模块进行综合与仿真。仿真后得到的滤波后数据波形图与Matlab下理论性的滤波后数据波形图基本相吻合,证明了所设计的SRRC数字滤波器功能完全正确。