平面工艺Si-PIN低能X射线探测器研制

叙述了用平面工艺技术制备Si-PIN低能X射线探测器的工艺方法。为了减小探测器的漏电流,采用了表面钝化和保护环技术。文章给出了厚度500μm,灵敏面积分别为5 mm2、10mm2的不同探测器在室温下漏电流测量结果以及5mm2的探测器在室温及温差电致冷条件下对55Fe5.9keV X射线的能谱响应测量结果。

平面工艺辐射探测器的研制

使用高阻 Si材料 ,通过氧化、光刻、注入和退火工艺技术研制粒子探测器—— PIN二极管 .采取 HCl氧化、慢降温等工艺措施可减小 PIN二极管的暗电流 (反向电流 ) ,这对于提高器件性能起到了关键作用 .电压为 - 5 V时 ,探测器的暗电流可达 n A/ cm2 量级 .

平面工艺SnO_2薄膜甲醛气敏元件的研究

用ANSYS仿真软件得到最优化的气体传感器电极结构,采用平面工艺在硅衬底上制作了3 mm×2 mm的直热式SnO2薄膜甲醛气敏元件。用溶胶凝胶(sol-gel)法制备了掺Pd的纳米SnO2薄膜,材料的平均粒径约为15 nm。元件的最佳工作温度约为230℃,在该加热温度下测试了元件对体积分数为50×10-9的甲醛气体的灵敏度以及响应恢复时间。实验证明:元件的灵敏度随气体浓度的增大而增大,元件的响应和恢复时间均约为50 s。

平面工艺空间带电粒子探测器的研制

描述了用平面工艺+离子注入技术制备新型空间带电粒子探测器的工艺技术及器件的特性。探测器的灵敏层厚度为100、300、450和1000μm,灵敏面积为(?)8和(?)12mm等不同规格。在全耗尽偏压下,得到典型的反向漏电流范围为0.57-10.11nA,典型的能量分辨率为0.69%-0.86%(对241Amα粒子)。在60℃高温下,器件的性能变化在空间应用的允许范围之内。

大面积平面工艺Si带电粒子探测器研制

叙述了用平面工艺技术制备大面积Si带电粒子探测器的工艺方法。为了减小探测器的漏电流,采用了表面钝化技术。文章分别给出了厚度300μm、灵敏区直径20mm以及厚度500μm、灵敏区直径40mm探测器在室温下漏电流测量结果,以及探测器在室温条件下对241Am 5.486MeVα粒子的能谱响应测量结果。

《半导体器件平面工艺实验》课程教学探讨

本文先介绍了半导体平面工艺的发展史,及其在重要的现实意义,然后简单叙述了本实验教学中心开设的《半导体器件平面工艺实验》的课程内容设置,对实验课课堂教学中的理论和实际教学方法进行了探讨,提出课前集中讲解和实验后答疑分析讲解相结合的实验教学方法,并引导学生以科技论文形式完成专业实验课实验报告的创新教学思路。

平面工艺功率型半导体晶体管铝迁移实验

在平面工艺制造的功率型半导体晶体管芯片表面,发现高强度电场条件下存在跨越0.05 mm半绝缘硅带的铝迁移现象,对此开展了一系列实验研究.通过开帽物理观察与分析、低温测试与烘干验证、迁移物质分析对比,确定了迁移现象中的迁移物质,同时分别取证环境温度、湿度、芯片表面污染物以及器件局部结构与此迁移现象的关联性,以此提出了迁移机理假说,为在不同的诱发条件下对此迁移机理进行确认和量化研究提供指导.

基于平面工艺硅探测器的β伏打微核能电池

简要叙述了利用平面工艺硅探测器和放射性同位素构成的β伏打微核能电池的原理,比较了不同灵敏面积硅探测器对β伏打微核能电池开路电压的影响。实验证明,单个β伏打微核能电池的开路电压可达到0.15 V～0.3 V,采用串、并联方式可以获得较大的输出功率。

平面工艺制造集成电路的研究

平面工艺是在Si半导体芯片上通过氧化、光刻、扩散、离子注入等一系列流程,制作出集成电路;器件和电路都是在芯片表面一层附近处,整个芯片基本上保持是平坦的。单片集成电路工艺是利用研磨、抛光、氧化、扩散、光刻、外延生长、蒸发等一整套平面工艺技术,在一小块硅单晶片上同时制造晶体管、二极管、电阻和电容等元件,并且采用一定的隔离技术使各元件在电性能上互相隔离。

微电子平面工艺混合式立体化教学改革探究

电子信息技术高度发达的今天,高等教育应力求整合多种形式的教学资源,积极促进现代信息技术与课程相整合,探索新的教学模式,培养满足社会市场需要的具有创新意识和实践能力的高水平人才。针对当前高校微电子平面工艺课程教学中存在的问题,提炼信息化教育资源,改革传统的课程教学模式,增加学生综合素质训练,改进考评机制,有效地将理论学习和实验、实践有机结合,培养一批熟知先进微电子工艺,具有一定工艺设计、分析以及解决实际工艺问题能力的应用创新型人才。

半导体平面工艺在金属微细加工中的应用

借鉴半导体集成电路的制造工艺，运用制版、光刻、腐蚀等平面工艺技术，制造微型金属光栅，是在金属制造工艺方面的一种尝试，也是半导体微细加工技术在其他领域的推广应用．本文简要介绍了这种思路的引出，方案的可行性，试验结果及推广应用实例．

等平面和金属剥离工艺在低电容高可靠晶体管生产中的应用

本文描述了一种等平面工艺和金属剥离技术在低电容、高可靠晶体管生产中的实际应用．通过采用这两种工艺，不仅使得晶体管输出电容减小１４％，也使可靠性明显提高．

SiC MESFET工艺技术研究与器件研制

针对SiC衬底缺陷密度相对较高的问题,研究了消除或减弱其影响的工艺技术并进行了器件研制。通过优化刻蚀条件获得了粗糙度为2.07nm的刻蚀表面;牺牲氧化技术去除刻蚀带来的表面损伤层,湿氧加干氧的氧化方式生长的SiO2钝化膜既有足够的厚度又保证了致密性良好的界面,减小了表面态对栅特性和沟道区的影响,获得了理想因子为1.17,势垒高度为0.72eV的良好的肖特基特性;等平面工艺有效屏蔽了衬底缺陷对电极互连引线的影响,减小了反向截止漏电流,使器件在1mA下击穿电压达到了65V,40V下反向漏电流为20μA。为了提高器件成品率,避免或减小衬底缺陷深能级对沟道电流的影响,使用该工艺制备的小栅宽SiC MESFET具有195mA/mm的饱和电流密度,-15V的夹断电压。初步测试该器件有一定的微波特性,2GHz下测试其最大输出功率为30dBm,增益大于5dB。

GaAs亚微米自对准工艺技术研究

总结了在５０ｍｍＧａＡｓ圆片上实现自对准介质膜隔离等平面工艺技术的研究，着重描述了离子注入、自对准亚微米难熔栅制备、钝化介质膜生长、干法刻蚀、电阻和电容制备等关键工艺的研究结果。这套工艺的均匀性、重复性好，在５０ｍｍＧａＡｓ圆片上获得了满意的成品率。采用这套工艺已成功地研制出多种性能良好的ＧａＡｓＩＣ和ＧａＡｓ功率ＭＥＳＦＥＴ，证明国家自然科学基金委员会这一重大课题的选择对发展我国ＧａＡｓＩＣ确实具有重大意义。

半绝缘多晶硅SIPOS工艺与应用

反向击穿电压较高的半导体器件,一般采用台面玻璃钝化工艺,但这种工艺有不少弊端。因此人们一直努力使高耐压半导体器件工艺平面化,而在这当中表面钝化工艺的选择与应用是个关键。半绝缘多晶硅(SIPOS)的开发几乎与高压平面器件工艺的研究同步。但是由于SIPOS工艺具有一定的难度,普遍应用尚有待时日。文章简要介绍了我们在SIPOS工艺试验与应用方面所做的一些工作。

N沟硅栅(6μm)E/D工艺探讨

本文以 LN6845(其面积较大,功能较复杂)为例,对 E/D 工艺中的若干问题,如:工艺路线、材料选取、参数规范、工艺环境、工艺条件控制以及成品率决定因素等有关方面均做了详细探讨与介绍,对器件性能的提高以及成品率的稳定也做了实际探讨与介绍,以使工艺条件逐步最佳化。