期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
一种应用于不可分层LDPC码的并行分层译码算法 被引量:4
1
作者 郭琨 黑勇 +1 位作者 周玉梅 乔树山 《电子与信息学报》 EI CSCD 北大核心 2010年第8期1956-1960,共5页
该文针对"不可分层"LDPC码无法利用分层算法进行译码的问题,提出了一种并行分层置信度传播(Parallel-Layered Belief-Propagation,PLBP)译码算法。与传统分层算法不同,该算法在译码时并行进行各层更新,串行进行层内各行更新... 该文针对"不可分层"LDPC码无法利用分层算法进行译码的问题,提出了一种并行分层置信度传播(Parallel-Layered Belief-Propagation,PLBP)译码算法。与传统分层算法不同,该算法在译码时并行进行各层更新,串行进行层内各行更新。这种译码机制使得同一变量节点在各层内不同时进行更新,从而实现各变量节点在一次迭代中分层递进更新的算法目标。仿真表明,在不增加译码复杂度的情况下,该文提出的PLBP算法与传统的洪水算法相比,误码性能更优,而且所需要的平均迭代次数降低了约50%。此外,PLBP算法采用了合并的节点更新运算,最终使该算法达到的译码速度约为洪水算法的4倍。 展开更多
关键词 LDPC码 不可分层 并行分层译码 中国移动多媒体广播
下载PDF
采用并行分层译码的LDPC译码器设计研究 被引量:2
2
作者 姚远 叶凡 任俊彦 《计算机工程与应用》 CSCD 2012年第4期56-60,共5页
基于并行分层译码算法的LDPC译码器可以使用较小的芯片面积实现较高的译码速率。提出一种基于该算法的译码器硬件设计方法。该设计方法通过使用移位寄存器链,来进一步降低基于并行分层译码算法的译码器芯片面积。该硬件设计使用TSMC65n... 基于并行分层译码算法的LDPC译码器可以使用较小的芯片面积实现较高的译码速率。提出一种基于该算法的译码器硬件设计方法。该设计方法通过使用移位寄存器链,来进一步降低基于并行分层译码算法的译码器芯片面积。该硬件设计使用TSMC65nm工艺实现,并在实现中使用IEEE802.16e中的1/2码率LDPC码。该译码器设计在迭代次数设置为10次时可实现1.2Gb/s的译码速率,芯片面积1.1mm2。译码器设计通过打孔产生1/2至1之间的连续码率。 展开更多
关键词 LDPC译码 准循环码 并行分层译码结构 移位寄存器链
下载PDF
LDPC码的交替迭代分层置信传播译码 被引量:1
3
作者 姜小波 李芳苑 《电路与系统学报》 北大核心 2013年第1期423-426,431,共5页
低密度奇偶校验码(LDPC)通过迭代译码算法进行译码,例如置信传播算法(belief-propagation)便是其中一种译码方式。标准BP算法是并行译码,在更新所有校验节点及比特节点过程中,使用上一次迭代的更新信息。为了提高一定迭代次数下的收敛速... 低密度奇偶校验码(LDPC)通过迭代译码算法进行译码,例如置信传播算法(belief-propagation)便是其中一种译码方式。标准BP算法是并行译码,在更新所有校验节点及比特节点过程中,使用上一次迭代的更新信息。为了提高一定迭代次数下的收敛速度,在研究不同算法的基础上,如Layered BP算法(LBP)和Shuffled BP算法(SBP),通过改变节点的更新顺序,提出了改进的shuffled迭代译码算法。相对于普通的SBP算法,文章所提改进型SBP算法是传统置信传播收敛速度的两倍,并且在保持性能的同时降低复杂度。最后给出了CMMB标准下LDPC码的仿真结果。 展开更多
关键词 低密度奇偶校验码 迭代译码 并行分层译码 置信传播 CMMB
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部