全PLA并行加法网络的设计

本文提出了采用IC芯片PLA元件构成一位、二位全加法功能单元网络[3→2],[2,3→3],并以此基本功能单元组成快速并行全加器和快速乘法器。在介绍设计原理的基础上,给出了具体的逻辑设计和结构框图,并对这些职能部件进行了一点性能分析。