一种并行多路数字光模块的设计与实现

并行多路数字光模块在短距离光通信中有广泛应用,并行多路数字光模块的电芯片、光芯片大都采用裸芯片,针对非气密封装会使裸芯片暴露在空气中导致氧化、可靠性不高的问题,本文提出了一种全气密封并行多路数字光模块的设计方法,采用LTCC基板四周设置焊环及管壳设计环框的新型结构,实现了数字光模块基板与管壳的直接焊接,从而实现了并行多路数字光模块的全气密性设计,解决了数字光模块非气密封设计难题。以12路收发一体数字光模块为例,本文不仅介绍了并行多路数字光模块的设计原理、并行多路光路耦合的设计方法,而且给出了全气密封并行多路数字光模块的完整结构和实现方法,试验表明,气密性(最大漏率)为5×10~(-9)P·m~3·s~(-1)。本文提出的设计结构对并行多路数字光模块的全气密性设计具有重要的参考价值。

并行多路传输中数据调度算法的研究

针对传统并行多路传输中数据调度算法存在的问题,基于MPTCP协议,提出了带宽预测和前向时延的数据调度算法(data-scheduling algorithm using bandwidth estimation and forward trip-time,DA-BEFT)。该算法充分考虑子流间传输时延差较大的影响,结合性能好的重传选路策略,减轻接收端因数据乱序导致的缓存阻塞,提高整个连接吞吐量。通过仿真实验验证了DA-BEFT在子流时延差变化时能够提高带宽利用率,提高网络的吞吐量。

并行多路传输路径质量评估模型

当前配备多个网络接口的移动设备可以通过利用多个路径并行传输来提高吞吐量,但不同路径的时延和带宽会导致其数据在接收端的乱序,降低系统的吞吐量,增加系统的重传率。针对以上问题,提出一种并行多路传输路径质量评估模型。定期监控并分析每条路径的数据处理能力,根据相关信息,评估、计算路径的质量,选择相应的路径进行传输。仿真结果表明,通过该模型,系统的数据包吞吐量有较高提升,重传率明显下降。

无线环境下基于多流优先级的并行多路传输

在无线异构网络环境下提出一种基于多流优先级的并行多路传输方案。该方案基于并行多路传输协议CMT-SCTP,并利用了SCTP的多流特性和部分可靠特性。针对数据的重要性和时间敏感度,设计优先级数据调度算法;同时提出基于路径质量的数据分发机制,进一步保证数据的有效传输。在NS-2中的仿真结果表明,该方案能够有效提高数据传输的吞吐量,减少时延,保证较好的数据传输性能。

Link-16数据链并行多路接收应用研究

通过介绍美军并行多路接收功能的发展历程以及组成,分析了功能实现的关键以及实现方式,研究了不同场景下的组织运用模式,并根据美军的发展经验提出了数据链并行多路接收功能的发展思路。

基于NAND FLASH的多路并行存储系统中坏块策略的研究

大规模固态闪存系统可以引入多路并行技术来支持高速数据传输,但随着闪存存储容量增加也需要采取有效的坏块处理机制来解决严重的坏块访存问题.面向NAND FLASH多路并行固态存储系统,提出了一种高效坏块管理策略,采取并行存储坏块编码技术来节约坏块表存储空间,减少坏块处理功耗,同时采取坏块表重构处理技术有效解决了系统中的同位置坏块难题.针对四路并行的NAND FLASH存储系统,实验结果表明:该策略节约了25%的坏块表RAM存储空间,提高了约1.5倍的查询效率,降低了约30%的坏块处理功耗,并对并行存储数量具有良好的可扩展性.

多路并行传输中数据调度算法的优化

针对异构无线网络环境中,基于流控制传输协议(SCTP)的多路并行传输协议(CMT-SCTP)存在接收缓存阻塞和路径负载失衡等问题,提出一种改进的轮询数据调度算法。该算法根据每条路径上的发送队列信息和拥塞状况对网络状况进行估计,并按照各路径上的网络状况分配相应的传输任务量,缩短数据包在接收端缓冲区的平均排队时延,减少接收端乱序数据包的数量。仿真结果表明,改进的轮询数据调度算法能有效提升CMT-SCTP在异构无线网络环境中的传输效率,有效缓解接收缓存的阻塞,且对不同的网络场景具有很好的适应性。

多路并行工频通信设备及系统关键技术研究

开发了多路并行工频通信系统。该系统主要由子站系统和用户终端装置两部分组成,给出了各部分的关键硬件电路及其连接关系。研究了多路工频通信系统下行信号发送和接收、上行信号发送和接收的关键技术,并运用三相信号并行传输、单相6路信号并行传输及不同馈线信号并行传输来提高系统信息传输速率。设计了系统终端地址及与DL/T698-41等标准兼容的工频通信协议。多路并行工频通信系统速率较传统单路工频通信系统有明显提高,能更好地满足用电信息采集系统的需求。

程控调幅多路并行信号源

针对传统多路并行信号源存在幅值不灵活可调且成本高的缺点,设计了基于FPGA和DDS技术相结合的程控调幅多路并行信号源。该信号源在FPGA内实现DDS的资源优化,利用DDS原理配合FPGA无缝式内部访问IP Core方式实现频率可调;利用FPGA内部程序设计对归一化的数字量进行调制及转换实现幅值可调。实验表明:该信号源可并行输出32路高精度信号,输出信号的频率、幅度、波形等均可由用户按实际需求通过上位机软件设定。直流信号的精度达到满量程的0.1%,输出的矩形波边沿时间小于1μs。

基于FPGA的多路并行独立串口的实现

为了实现对多路并行工作串口设备的远程监控,使远程的客户端通过以太网来访问独立的串口设备,设计了基于ARM+FPGA结构的网关服务器,并在FPGA中实现了多路并行独立的串口接收发送模块。自底向上的介绍多路并行独立串口模块内部UART模块,带缓冲区的UART模块,上层控制部分的具体实现,以及ARM对该模块读写控制的时序要求。该串口模块已经成功用硬件实现,并在网关服务器中工作正常。运行结果证明该模块可以很好的提高系统的工作效率和工作半径,达到了设计的要求。

一种多路并行传输高速跳频通信系统

提出一个多路并行传输高速跳频通信系统的方案,并以蓝牙技术为例加以实现.首先给出了系统模型和设备框图,接着对以蓝牙技术实现的系统进行了吞吐量分析,证明了方案的可行性,最后给出了应用实例和测试结果.分析和实验表明,该方法能够显著提高高速跳频通信系统的信息传输速率.

多路并行延迟锁相式射频DAC设计

提出了一种适用于2GS/s以上速率射频DAC设计的结构——多路并行延迟锁相式DAC,并基于该结构实现了一款14位2.5GS/s高性能DAC。测试结果显示:积分非线性误差INL为±0.5LSB,微分非线性误差DNL为±0.4LSB;2.5GS/s转换速率条件下,输出100 MHz正弦波时SFDR为67.08dBc,IMD达到93.08dBc,输出550 MHz正弦波时,SFDR为56.42dBc。

基于SOPC技术的多路并行ECG实时检测分析系统的设计

针对目前心电监护设备微型化、实时性、高采样率、存储量大等实际需求,采用了一种基于最新的SOPC(System On a Programmable Chip)技术的心电检测系统的设计。将DSP和MCU的功能集成在一块FPGA上,在FPGA内部实现多路心电信号的并行处理,由SD卡记录较长时间的连续心电信号,并实现心电信号的实时分析和心律失常的预警等扩展功能。

一种高效的短波多路信号并行接收算法设计与分析

均匀信道化和基于数字下变频(DDC)的信道化均为实现信道化滤波的基本方法。在基于短波宽带接收机的短波多路信号并行接收系统中,由于存在接收盲区、计算量大、结构不灵活等问题而难以直接使用。设计了频移交错双路均匀信道化和基于DDC的信道化相结合的算法,应用于短波多路信号并行接收中,具有无盲区信道化、高效处理等优势。文章详细分析了算法性能,讨论了子信道带宽、接收频点数与计算量的关系。

拖拉机性能测试中多路并行信号的发送和接收

为克服目前拖拉机性能测试中所存在的问题 ,本文采用遥测技术研究了一种兼容性好、通用性强、低成本、使用方便的调制解调器。

基于FPGA和USB接口的多路并行信号源

针对传统多路并行信号源存在输出信号类型有限的问题,设计了一种基于FPGA和USB接口的多路并行信号源。该多路并行信号源通过控制单元按顺序将波形幅度量化值写入信号发生器的双口RAM,各信号发生器利用全数字化频率合成技术(DDS)产生对应的信号,利用LabVIEW编写了上位机程序。仿真和实验结果表明,该多路并行信号源可产生任意信号,信号源输出波形类型、频率和幅值均可通过上位机实时修改,且操作简单、灵活。

码域发送参考脉冲超宽带系统的多路并行传输方法

在码域发送参考脉冲超宽带通信系统的基础上,面向较高速率数据传输的应用需求,研究了码域发送参考脉冲超宽带通信系统的多路并行传输方法,推导了多路并行传输结构在加性高斯白噪声和多径衰落条件下的误码率表示,并与原码域发送参考系统的基本性能进行了仿真分析和比较。通过研究表明,该方法可以有效提高码域发送参考脉冲超宽带通信系统的信息传输速率,并且在中低信噪比条件下具有优于码域发送参考脉冲超宽带原型系统的误比特率性能。

基于FFT的DBPSK多路并行接收机设计

提出一种基于FFT的高效多路并行下变频算法,具有实现难度低,资源利用率高,解调性能与传统DBPSK接收机性能仅相差1dB等优点。并提出了一种基于该算法的差分二进制相移键控(DBPSK)新型多路并行接收机设计,能够并行处理上千路调制在不同子载波的信号。解决同类问题的传统接收机设计需要为每一路子信道分配独立数字下变频(DDC)模块,增加硬件来提升处理载波数,消耗较多硬件资源。该方法应用于DBPSK多路并行接收机设计中,在较低硬件资源消耗下,获得了良好的接收性能。

多路并行数据采集系统设计

旋转机械（如空气压缩机）是生产的关键设备，有必要进行工况监视和故障诊断，据此，设计了多层次故障诊断系统，本文主要介绍的是第一层次子系统，即多路并行数据采集系统结构与功能。通过模块化设计，保证了位移信号并行同步采样，实现了多路信号的转换与处理，也利于系统扩展和可靠性。它既为后一级系统传送数据。

基于FPGA的多路并行混合数据存储系统

为了解决多路信号并行混合采集存储的问题,文中设计了一种以FPGA为控制芯片的多路并行采集存储系统。该系统选用XC6SLX163CSG324I为主控芯片,设计包括数据采集接收模块、数据存储模块、数据回读模块。数据接收模块包括16路模拟量数据、导引头(DYT)数据、脉冲编码调制(PCM)数据和控制命令数据。该系统充分利用FPGA可重构的优势,对内部资源合理利用,降低了硬件资源开销,对所接收数据进行多路并行采集存储;利用握手原则,减少了数据的丢失。实验结果表明,该系统存储速率最高可达25 Mbyte/s,且备用口回读数据时,帧计数连续,该系统准确性较高。