基于多相滤波的四路并行抽样算法及实现

在某型数字信号处理模块的研制中,需要使用高速A/D对射频信号进行采样,但由于系统时钟生成模块无法输出320 MHz时钟,从而导致该高速A/D无法在320 MS/s采样率下工作。为解决该问题,首先设置A/D采样率为960 MS/s,然后在FPGA中对采样信号进行3倍采样后得到320 MS/s的采样输出。该高速A/D与FPGA采用标准的JESD204B接口,所以在FPGA中利用JESD204B IP核对高速信号进行了1:4串并转换,再对串并转换信号进行多相滤波、抽取降样处理后输出。首先介绍了课题的背景,然后对信号处理模块的组成、功能和性能指标进行了简要的说明,对系统在320 MS/s采样率下存在的问题进行了深入分析,针对该问题提出了四路并行抽样算法。并基于该算法,利用MATLAB进行了系统建模并进行仿真,仿真结果与预期一致。选取Xilinx公司的高性能FPGA,并结合系统模型中的低通滤波器参数对电路进行实现,最后搭建数字信号处理模块与Vivado等软件工具的软硬件联合测试环境进行验证并给出实验结果。

并行随机抽样贪心算法分区的MapReduce负载均衡研究

针对传统MapReduce环境下Hash分区处理偏差数据时存在效率低下负载不均衡问题,采用两阶段分区,即基于并行相似随机抽样贪心算法分区。该抽样是基于Hadoop随机抽样在给定样本比率或特定置信度下的误差范围内快速且低错误率的预测key分布结果。优点在于利用MapReduce框架的并行性减少抽样开销成本,并采用一种评估模型来确定合适的抽样率,达到减少抽样开销成本和提高抽样准确性的目的。结合贪心算法分区代替Hadoop平台默认的Hash分区算法来划分中间数据,实现MapReduce负载均衡。Matlab实验仿真结果表明,并行随机抽样贪心算法分区无论从负载均衡还是执行时间上都优于原生Hadoop中Hash分区算法。

基于元数据关联特征的交互式数据快速查询

大数据时代下数据查询频率逐渐增多,为提升用户搜寻信息准确性与实时性,提出一种基于元数据关联特征的交互式数据快速查询方法。分析大数据交互式流程,在交互式数据预处理阶段定位异常数据,透明化交互过程,支持数据溯源,让用户理解结果与初始数据相对关系,给用户极佳操作体验;运用Map Reduce编程模型完成元数据操作处理,使用单次扫描方式,并行元数据抽样得到精确元数据关联结果;利用相空间重构方式组建高维相空间,代入F.Takens嵌入理论,获取元数据关联差分累积函数特征,并将元数据关联特征矩阵奇异值分解,完成交互式数据快速查询。仿真结果证明,所提方法的交互式数据查询准确率较高,且提升了数据关联查询效率。