期刊文献+
共找到13篇文章
< 1 >
每页显示 20 50 100
EPIC微体系结构的存储级并行执行模型的研究 被引量:1
1
作者 邓让钰 陈海燕 +2 位作者 邢座程 谢伦国 曾献君 《计算机学报》 EI CSCD 北大核心 2007年第1期74-80,共7页
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explic... 描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP. 展开更多
关键词 显示并行指令计算 单位延迟 非单位延迟 存储级并行 优化的锁步执行模型
下载PDF
基于EPIC技术的VLIW并行体系结构分析
2
作者 童小念 唐菀 《中南民族大学学报(自然科学版)》 CAS 2004年第3期60-63,共4页
介绍了微处理器体系结构的发展和当今微处理器设计中的新理念 EPIC技术 ,并在此基础上分析了 EPIC高性能微处理器 Itanium的 VL
关键词 体系结构 复杂指令计算 精简指令计算 超长指令 显式并行指令计算 微处理器
下载PDF
IA-64的并行架构及其寄存器文件 被引量:1
3
作者 邓晴莺 张民选 蒋江 《计算机工程》 CAS CSCD 北大核心 2008年第12期13-15,共3页
同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设... 同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设计和实现一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,实验表明,该并行架构适用于大多数并行应用,针对NAS的并行测试程序,该架构相对于SMTSIM平均有12.48%的性能提升。 展开更多
关键词 同时多线程 显式并行指令计算 并行 寄存器文件
下载PDF
一种高效的基于ASIPs的EPIC指令编码方法
4
作者 江山刚 张晓彤 王沁 《计算机工程》 CAS CSCD 北大核心 2007年第3期251-252,255,共3页
EPIC技术不仅广泛应用于通用CPU的设计中,而且它还被应用于专用领域的专用指令集处理器(ASIPs)的设计中。目前使用的EPIC技术的性能提高是以程序代码量的急剧膨胀为代价的。为了减少EPIC程序代码长度,该文提出了一种新的指令编码方法—... EPIC技术不仅广泛应用于通用CPU的设计中,而且它还被应用于专用领域的专用指令集处理器(ASIPs)的设计中。目前使用的EPIC技术的性能提高是以程序代码量的急剧膨胀为代价的。为了减少EPIC程序代码长度,该文提出了一种新的指令编码方法——动态变长指令编码方法。测试结果表明,对于低编码率的语音编解码领域的ASIPs,动态变长指令编码方法可以将代码的压缩率提高到62.8%。 展开更多
关键词 显示并行指令计算 专用指令集处理器 指令编码 动态变长
下载PDF
一种基于IA-64的并行架构的研究
5
作者 邓晴莺 张民选 蒋江 《计算机工程与科学》 CSCD 2008年第7期82-85,共4页
同时多线程(SMT)能在同一时钟周期执行不同线程的指令,同时开发了指令级并行(ILP)和线程级并行(TLP)。显式并行指令计算(EPIC)关注于编译器和硬件的相互协作。在本文中,我们设计和实现了一套并行环境,其中包括并行编译器OpenUH和基于IA... 同时多线程(SMT)能在同一时钟周期执行不同线程的指令,同时开发了指令级并行(ILP)和线程级并行(TLP)。显式并行指令计算(EPIC)关注于编译器和硬件的相互协作。在本文中,我们设计和实现了一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,并通过NAS并行测试程序作出了性能评测。 展开更多
关键词 同时多线程 显式并行指令计算 OpenUH 并行
下载PDF
英特尔安腾2处理器 为高端企业和技术计算提供可靠性能扩展
6
《软件世界》 2004年第2期108-109,共2页
关键词 处理器 清晰并行指令计算 EPIC 企业管理 编译器 可靠性
下载PDF
EPIC高性能微处理器体系结构及其应用 被引量:1
7
作者 童小念 杨喜敏 《计算机与数字工程》 2004年第5期17-19,共3页
EPIC(ExplicitlyParallelInstructionComputing)显式并行指令计算是当今高性能微处理器技术设计的新理念。本文分析了基于EPIC设计思想的安腾(Itanium)处理器体系结构特点,并介绍了安腾高性能微处理器的应用。
关键词 显式并行指令计算 指令并行 安腾
下载PDF
基于EPIC的同时多线程处理器取指策略
8
作者 贾小敏 孙彩霞 张民选 《计算机工程》 CAS CSCD 北大核心 2007年第4期256-258,262,共4页
EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处... EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处理器上的适用性,提出了一种新的适用于EPIC的取指策略SICOUNT。分析表明SICOUNT策略可以充分利用EPIC软硬件协同的优势,在选择取指线程时使用编译器所提供的停顿信息,能更精确地估计各个线程的流动速度,使取出指令的质量更高。 展开更多
关键词 显式并行指令计算 同时多线程 取指策略 ITANIUM SICOUNT
下载PDF
基于EPIC同时多线程处理器的寄存器堆设计
9
作者 黄彩霞 《计算机工程与科学》 CSCD 北大核心 2009年第10期143-146,共4页
在体现EPIC设计思想的Itanium微处理器中,寄存器堆的管理是通过寄存器堆栈引擎(RSE)技术实现的。EPIC硬件简单,动态同时多线程(DSMT)易于开发线程级并行,针对结合二者优点的EDSMT微体系结构,我们提出一种基于映射表的寄存器堆管理方法—... 在体现EPIC设计思想的Itanium微处理器中,寄存器堆的管理是通过寄存器堆栈引擎(RSE)技术实现的。EPIC硬件简单,动态同时多线程(DSMT)易于开发线程级并行,针对结合二者优点的EDSMT微体系结构,我们提出一种基于映射表的寄存器堆管理方法—MTRSE。该方法兼容Itanium体系结构,支持同时多线程,并提高了寄存器资源使用效率。实验表明,当线程数为3或4时,该方法对于寄存器资源有40%使用效率的提升。 展开更多
关键词 寄存器堆栈引擎RSE 显式并行指令计算EPIC 动态同时多线程DSMT 映射表 寄存器堆栈 寄存器旋转
下载PDF
64位CPU构架的研究 被引量:2
10
作者 甘泉 《微电子学与计算机》 CSCD 北大核心 1999年第3期1-3,共3页
文章研究了64位CPU的显式并行指令计算(EPIC)构架,详细分析了EPIC的核心内容———指令级并行化(ILP)所采用的关键技术,总结了CPU构架演变的几个重要规律。
关键词 CPU IA-64 并行指令计算 微处理器
下载PDF
感受安腾 感受惠普
11
《信息系统工程》 2001年第9期15-15,共1页
今年5月,HP在新加坡发布了基于安腾(Itanium)的服务器产品,吸引了更多的目光关注安腾、关注惠普、关注高端服务器.安腾是HP和Intel历7年之久研发的结果,也是第一块IA-64芯片,它采用显示并行指令计算(EPIC)设计,速度更快.它带给这个世界... 今年5月,HP在新加坡发布了基于安腾(Itanium)的服务器产品,吸引了更多的目光关注安腾、关注惠普、关注高端服务器.安腾是HP和Intel历7年之久研发的结果,也是第一块IA-64芯片,它采用显示并行指令计算(EPIC)设计,速度更快.它带给这个世界的第一印象是:高端计算设备市场从此迎来第一个开放的硬件平台.由于当今计算任务越来越繁重,并且需要越来越高的能力,因此老式的32位体系的限制也越来越明显.Itanium体系可以提供现在和将来应用所需的全部能力并与现有的IA-32在硬件上完全兼容. 展开更多
关键词 惠普公司 安腾服务器 硬件平台 显示并行指令计算
下载PDF
IA-64处理器的技术变革
12
作者 快人 《电脑采购》 2001年第25期20-20,共1页
IA-64(Intel Architecture-64)是Intel公司1和HP公司合作开发的一种全新的通用64位处理器结构。该项开发计划包括合作开发新的64位指令集和编译器优化技术,还能与X86系列和PA-RISC系列的软件保持向后兼容。但它与其它任何一种64位的微... IA-64(Intel Architecture-64)是Intel公司1和HP公司合作开发的一种全新的通用64位处理器结构。该项开发计划包括合作开发新的64位指令集和编译器优化技术,还能与X86系列和PA-RISC系列的软件保持向后兼容。但它与其它任何一种64位的微处理器体系结构存在着根本的差异。它远不是IA-32位的X86系列体系结构的64位扩展,也不同于PA-RISC 64位体系结构,而是采用一种与上述两种体系结构完全不同的、兼有CISC和RISC两种成分,且实现了指令并行性的EPIC(显式并行指令计算)技术的体系结构。IA-64结构可以说是英特尔自80386确立IA-32架构以来最大的发展,IA-64结构突破了许多IA-32结构的限制,其主要特点如下: 增强内存寻址能力 IA-64比之IA-32结构的一个突出优势是有更大的内存寻址空间。 展开更多
关键词 微处理器体系结构 编译器 显式并行指令计算 指令并行 合作开发 指令 并行处理指令 优化技术 位体系结构 位扩展
下载PDF
Using Pipeline Instructions by Parallel Simulation of Mathematical Models
13
作者 Peter Kvasnica Igor Kvasnica 《Journal of Mathematics and System Science》 2012年第9期552-557,共6页
Simulation is an important and useful technique helping users understand and model real life systems. Once built, the models can run proving realistic results. This supports making decisions on a more logical and scie... Simulation is an important and useful technique helping users understand and model real life systems. Once built, the models can run proving realistic results. This supports making decisions on a more logical and scientific basis. The paper introduces method of simulation, and describes various types of its application. The authors used the method of analysis of the creation and implementation of the programme code. The authors compared parallel instruction of computing defined to pipelined instructions. The power of simulation is that a common model can be used to design a large variety of systems. An important aspect of the simulation method is that a simulation model is designed to be repeated in actual computer systems, especially in multicore processors. For this reason, it is important to minimize average waiting time for fetch and decode stage instructions. The objective of the research is to prove that the parallel operation of programme code is faster than sequential operation code on the multi processor architecture. The system modeling uses methods and simulation on the parallel computer systems is very precise. The time benefit gained in simulation of mathematical model on the pipeline processor is higher than the one in simulation of mathematical model on the multi processors computer system. 展开更多
关键词 Decentralization mathematical model in state space simulation parallel programme code multicore processors pipelineinstruction processing.
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部