高速并行的RS解码器设计与FPGA实现

基于Berlekamp-Massey(BM)改进后的并行无逆迭代算法(iBM),将传统解码算法中制约解码频率的关键方程模块(KES)模块改进,用ROM查表法代替原有的求逆器,简化了设计,减小了时钟周期;在不影响解码品质因素的前提下,将伴随式求解模块(SC)和计算错误位置、错误值模块(CSEE )复用,形成八路并行输入输出的流水线结构,从而提高将数据率提高到原数据率的八倍,达到207.84MByte/S。