基于优化时间重叠技术的并行流水线A/D转换器

提出了一种基于优化时间重叠技术的10位300 MHz采样率4路并行流水线A/D转换器的设计方法,该方法降低了对运算放大器的要求。通过理论计算和实例设计,证明了此低功耗设计方法的显著效果。设计了一个用于前端的运算放大器,在CSM 0.35μm CMOS工艺、3.3 V电源电压下,该运放的增益为106 dB,单位增益带宽为402 MHz,建立时间为8.8 ns。采用优化时间重叠技术后,可满足4路并行300 MHz采样率的要求,功耗仅为8.57 mW,可大大降低整个并行流水线A/D转换器的功耗。

并行分时流水线A/D转换器系统级研究

基于并行分时A/D转换器的理论研究,对该类型A/D转换器进行了系统行为级设计和仿真。分析了系统中并行误差及流水线A/D转换器等误差源对整个系统性能的影响。通过计算机仿真,给出了系统模块的设计参数。通过理论分析与系统仿真,为并行分时流水线A/D转换器的设计提供了理论依据和数据参考,为该类型A/D转换器提供了设计优化方向。

12位100MS/s流水线A/D转换器的参考电压缓冲器

分析了参考电压精度对流水线A/D转换器性能的影响,并通过Matlab建模仿真,得到了12位流水线A/D转换器对参考电压精度的要求,即参考电压精度要达到10位以上。提出了一种新型的参考电压缓冲器结构,通过增加两个静态比较器,有效地提高了缓冲器的精度。采用SMIC 0.35μm 3.3 V CMOS工艺,为一个12位100 MHz采样频率的流水线A/D转换器设计了电压值为1.65 V±0.5 V的参考电压输出缓冲器。Hspice后仿真结果显示,各个工艺角下,缓冲器可将干扰对1 V的差分输出的影响控制在0.35 mV以内。该缓冲器可以达到10位以上精度,能够满足12位100 MS/s流水线A/D转换器的设计要求。

高分辨率流水线A/D转换器采样电容优化研究

讨论了流水线A/D转换器的工作原理,定量分析了开关电容增益块中最重要的两个热噪声源:采样开关和放大器的热噪声。以此为基础,提出了使功耗最小化的采样电容选择方法,以及在简单模型下的取值。在对A/D转换器进行功耗优化时,分析结果对选择采样电容和每级分辨率具有指导意义。

一种应用于流水线A/D转换器的数字校准算法

通过输入比较器阈值电压到流水线电路计算跳变点高度,重新计算权重,进行数字校准。这种校准方法与数字冗余结合,属于纯数字电路实现,在可实现性与可靠性上具有很大的优势。仿真结果表明,这种方法能保证高精度。

一种高线性度14位40MS/s流水线A/D转换器

设计了一个14位40 MHz、100 dB SFDR、1.8 V电源电压的流水线A/D转换器(ADC)。采用增益自举密勒补偿两级运放,可在保证2Vp-p差分输出信号摆幅的前提下获得130dB的增益,有效地减小了运放有限增益的影响;同时,采用冗余位编码技术和动态比较器,降低了比较器失调电压的设计难度和功耗。该设计采用UMC 0.18μm CMOS工艺,芯片面积为2mm×4 mm。仿真结果为:输入满幅单频9 MHz的正弦信号,可以达到100 dB SFDR和83.8 dBSNDR。

9位50 MSPS流水线结构A/D转换器研究

提出了一个采用三级流水线技术的9位50 MSPS A/D转换器,具体分析了其内部结构,给出了在OrCAD/PSpice 10.5下的仿真结果和动态测试结果;对设计流水线A/D转换器的关键问题进行了讨论,分析了引入流水线技术的优点和缺点。

99.1 m W12位40 MSPS流水线A/D转换器

设计并实现了一种12位40 MSPS流水线A/D转换器,并在0.18μm HJTC CMOS工艺下流片。芯片工作电压为3.3 V,核心部分功耗为99.1 mW。为优化ADC功耗,采用多位/级的系统结构和套筒式运放结构,并采用逐级按比例缩小的设计方法进一步节省功耗。测试结果表明,A/D转换器的DNL小于0.46 LSB,INL小于0.86 LSB;采样率为40 MSPS时,输入19.1MHz信号,SFDR超过80 dB,SNDR超过65 dB。

6位A/D转换器流水线电路结构的改进设计

文章介绍了流水线电压型结构A/D转换器的一种改进设计。该6位A/D转换器采用6个相同的处理单元级联,每个处理单元(内部倍乘作差单元统一设计)对所输入的模拟信号进行量化,输出一位数字信号,并把经该级处理后剩下的量化噪声信号传入下一处理单元,如此下去,直至最后一个处理单元。电路采用0.6μm双阱、双多晶硅、双金属线的标准CMOS工艺实现,芯片面积为2.05 mm×1.95 mm=3.9975 mm2,共有28个I/O管脚。

一种低功耗10位流水线结构的CMOS A/D转换器的设计

本文设计了一种可满足视频速度应用的低电压低功耗10位流水线结构的CMOS A/D转换器。该转换器由9个低功耗运算放大器和19个比较器组成,采用1.5位/级共9级流水线结构,级间增益为2并带有数字校正逻辑。为了提高其抗噪声能力及降低二阶谐波失真,该A/D转换器采用了全差分结构。全芯片模拟结果表明,在3V工作电压下,以20MHz的速度对2MHz的输入信号进行采样时,其信噪失调比达到53dB,功率消耗为28.7mW。最后,基于0.6μm CMOS工艺得到该A/D转换器核的芯片面积为1.55mm2。

采用分段平移技术校正流水线A/D转换器级间增益的方法

分析了流水线A/D转换器采样电容与反馈电容之间的增益失配,探究了运放有限增益与流水线残差输出及A/D转换器输出的关系,建立了精确的系统模型。通过建立14位流水线A/D转换器Verilog-A的行为级模型,在数字域对流水线A/D转换器输出数字码进行分段平移。在第一级级间增益误差达到±0.0125时,校正前信噪比仅为62 dB,校正后信噪比提升到85 dB。提出的校正方法可有效补偿由流水线级间增益导致的数字输出不连续和线性度下降。

14位20MS／sCMOS流水线A／D转换器

介绍了一种14位20MS/sCMOS流水线结构A/D转换器的设计。采用以内建晶体管失配设置阈值电压的差分动态比较器,省去了1.5位流水线结构所需的±0.25VR两个参考电平;采用折叠增益自举运算放大器,获得了98dB的增益和900MHz的单位增益带宽,基本消除了运放有限增益误差的影响;采用冗余编码和数字校正技术,降低了对比较器失调的敏感性,避免了余差电压超限引起的误差。电路采用0.18μmCMOS工艺,3.3V电源电压。仿真中,对频率1MHz、峰值1V的正弦输入信号的转换结果为:SNDR85.6dB,ENOB13.92位,SFDR96.3dB。

一种10位50MSPS CMOS流水线A/D转换器

介绍了一种CMOS流水线结构高速高精度A/D转换器,该器件具有50MHz工作频率和10位分辨率。设计采用双采样技术,提高了有效采样率;由于运用了冗余数字校正技术,可以采用低功耗的动态比较器。对转换器的单元结构进行了优化,并对主要电路进行了分析。

一种基于MDAC优化的低功耗流水线A/D转换器

设计了一种低功耗16位100 MS/s的流水线A/D转换器。通过采用级间电容缩减技术,并优化增益数模转换器(MDAC)的结构,降低采样电容的面积。流水线前两级采用高性能低功耗运算跨导放大器(OTA),通过动态偏置技术进一步降低功耗。芯片采用0.18μm混合信号CMOS工艺,1.8 V单电源供电。经测试,流水线A/D转换器在5 MHz的输入频率下,信噪失真比(SNDR)为74.2 dB,无杂散动态范围(SFDR)为91.9 dB,整体功耗为210 mW。

10位20 Msample/s CMOS流水线A/D转换器的设计

自行设计的流水线结构ＣＭＯＳ模数转换器（Ａ／Ｄ）芯片，主要由９级流水线结构和数字校正电路组成．该设计方案采用了带源跟随器的叠式共源共栅放大器，保证了开关电容电路处理模拟信号的精度和速度；１．５位／级的转换方案减小了级间增益，使各级流水线达到较大的级间带宽；数字校正技术中借鉴了算法型Ａ／Ｄ转换器的一些经验，用一个相对简单的数字校正电路完成了预定的功能．

12位10MS/sCMOS流水线A/D转换器的设计

文中介绍了一种六级 1 2位 1 0 Msample/ s CMOS流水线 A/ D转换器的设计。该设计方案采用了双差分动态比较器结构 ,保证了处理模拟信号的精度与速度 ;采用冗余编码技术 ,进行数字误差校正 ,减小了多种误差敏感性 ,避免了由于余量电压超限而导致的失码 ,并降低了采样 /保持电路和 D/ A转换电路的设计难度。

一种开环流水线A/D转换器的系统仿真

介绍了一种开环(Open-Loop)流水线结构的A/D转换器的行为级仿真.通过对系统结构的分析,对影响系统性能的主要参数以及非线性因素进行了深入研究,提出了对系统的主要模块进行数学建模和仿真方法.搭建了测试平台,对一个8位、250MHz采样频率的开环流水线结构A/D转换器进行了理想情况仿真,验证了系统结构,并通过对加入非理想因素后的系统仿真,得出一组满足实际系统设计要求的性能指标.

并行流水线模数转换器

文中讨论并行流水线模数转换器的结构和设计方法,并且给出CMOS工艺下的测试结论。对高速模数转换器设计方法的研究对于开发第三代移动通信产品具有重要的意义。

基于Hspice的流水线A/D转换器的行为仿真研究

为了研究流水线 A/D转换器的结构与性能 ,本文提出用 Hspice对流水线模数 ( A/D)转换器进行行为建模和仿真的方法。本文在对流水线 A/D转换器结构分析的基础上 ,确定了基本模块 ,并用 Hspice对基本模块的行为模型进行了描述。为了验证这些行为模型 ,设计了一个 1 2位流水线 A/D转换器 ,并进行了仿真 。

基于Matlab流水线A/D转换器行为级模型建模与仿真

为了研究流水线A/D转换器的结构与性能,提出了一种完全采用Matlab对流水线A/D转换器进行行为级建模和仿真的方法。在充分掌握流水线A/D转换器整体结构基础上,对其基本模块进行数学建模,并考虑误差失调等因素的影响。最后通过搭建测试平台,对一个8bit的流水线A/D转换器进行仿真,给出理想电路的性能指标和实际电路存在失调误差时的性能指标。