VLSI并行测试生成系统的一种动态层次框架

随着 VLSI技术的发展和计算机性能的提高 ,并行测试生成系统不仅必需而且可行。本文在总结已有并行技术的基础上 ,提出了并行测试生成系统的一种动态层次框架 。

面向同步时序电路的电路并行测试生成算法

面对VLSI设计规模日益增大的挑战 ,除了电路并行以外 ,其它已有的基本并行策略都无法从根本上解决测试生成的复杂性问题 .然而 ,已有的电路并行测试生成算法并未取得理想的结果 ,尤其对时序电路 .因此 ,如何划分电路 ,成为电路并行算法的设计基础和成功的关键 .面向逻辑级描述的同步时序电路 ,以触发器为核的电路划分算法BWFSF将电路划分为大功能块 .对Benchmark - 89电路的实验结果表明 ,基于G -F二值算法和BWFSF算法的电路并行测试生成算法在有效减少存储空间消耗的同时 ,还能够获得稳定的加速比 .

基于故障划分的并行测试生成算法

文章从理论上分析了提高基于故障划分的并行测试生成算法的加速比的途径．在此基础上，提出了把相关故障识别和最短路径敏化相结合的基于输出扇入锥的逆向故障划分方法BFPOC（back-wordfaultpartitioningofoutputfan－incones），并把该方法与Banejee推荐的基于输入扇出锥的正向故障划分方法TFPIC（towordfaultpartitioningofinputfan－outcones）和常用的基于故障顺序的等步长划分方法EDPFS（equaldistancepartitioningoffaultsequences）进行了实验比较．结果表明，在大规模并行处理环境下，BFPOC方法比后两种方法有明显的优势，能获得更高的加速比．

一个多算法集成的灵活并行测试生成原型系统

并行测试生成原型系统 PATGTA基于串行 ASIC测试生成和可测性分析系统 ATGTA,采用 PVM作为并行支撑环境 ,可方便地移植于各种并行计算环境 ,采用主从模式开发并集成了多种并行算法。对 Benchmark- 89电路的实验结果表明 。

组合电路的故障测试生成并行ATPG算法研究

自动测试向量生成(ATPG)是借助计算机或者其他工具根据一定的测试生成算法自动的为被测电路生成测试向量的过程。文章给出了一种位级并行(split-into-W-clones)自动测试向量生成算法,该算法的判决按照位逻辑操作运算进行。通过将该算法与SCOAP可测性测度结合起来,为该算法前后向蕴涵选择最优路径,提高每次回溯成功的概率,达到减少回溯次数、加速测试向量的生成和提高故障覆盖率的目的。通过实验看出改进后的算法具有良好的性能。