通用并行BCH编码器结构探究

本文研究了并行BCH和RS编码电路的通用设计方法和优化结构。针对信息位长度不能整除并行度的问题,采用在信息位前补零,可以不改变并行编码器结构的条件下解决了这个问题。