GIS空间数据格式并行转换的调度算法

分析了GIS两种常见的空间数据格式(GRID、TIN)并行转换的可行性,并给出了两种基于Cluster结构的并行转换的任务调度算法。其中确定模式的调度算法实现比较简单,但在任务的执行有严格的次序;非确定模式的调度算法可以根据任务具体的执行时间确定任务执行的次序。实验表明:在任务分配不均衡时,非确定模式的调度算法效率更高。

顺序程序的并行转换器

在分布式系统环境下,如何将在单机上运行的顺序程序转换成可在多机上并行执行的并行程序,是急待解决的问题。本文提出了一个基于程序相关图(PDG)的顺序程序的并行转换系统。该系统在相关分析的基础上,对相关图实施优化,系统地削弱了语句间的数据相关性,提高了程序的并行性;并在优化的基础上对相关图进行分割,最终生成并行程序段。

关于MIMD系统顺序并行转换的正确性

本文先根据Keller并行程序模式介绍程序等价性概念,然后重点阐述HZPARA系统中顺序程序并行转换规则及其不变性质,最后,给出顺序程序与其并行转换后的并行程序的等价性定理。

基于SY100E445的4位串行/并行转换器设计

SY100E445是MICREL公司生产的完整4位串行/并行数据转换器。它可支持高达2.5Gb/s以上速率的NRZ数据流操作 ,而且操作十分简单 ,使用非常方便。可广泛应用于需要高速数据串行/并行转换的应用场合。文中介绍了SY100E445的主要特点、引脚功能和内部结构 。

两步解码式空间矢量数据并行转换算法

传统单机转换工具与基于范围分区方案的并行转换算法存在扩展性差、数据倾斜的问题,为此提出两步解码式空间矢量数据(SVD)并行转换算法.通过归纳地理空间数据库(GDB)中空间矢量数据的存储编码模式,构建优化后的几何解码函数作为基础工具.初次解码:仅解析空间元数据,根据几何复杂度平衡解析任务,提高解析与数据量的均衡度;二次解码:借助几何并行解析机制提取、解析压缩几何字节,提高转换效率.该算法基于Spark实现,将其与ArcGIS单机转换工具、基于范围分区方案的并行查询转换算法进行对比可知,所提算法具有显著的效率、性能扩展优势,转换效率提升了2.5~117倍,大幅降低了几何复杂度不均导致的数据倾斜情况.

点对点通信原语并行转换方法仿真研究

针对传统点对点通信原语并行转换方法无法集中分析内部数据结构,导致整体转换效果较差的问题,提出一种MPI程序下点对点通信原语并行转换方法。分析当前原语代码数据结构,完成对应结构化操作,基于并行解码的上行数据交换数据,根据数据理论分析获取数据节点冲突概率,引入高密度MDSCAN聚类算法实现符号的数据簇分类,利用Omega数据库的运算通信模式转换原语,实现通信原语转换为原语数据集。实验结果表明,研究方法的原语数据集抗压比和数据贴合度明显提高,数据显著性更好,转换效果更理想。

应用于并行ADC性能扩展的一种比特滑动流水模数转换方法研究

根据现代通信对模数转换的高速、高分辨率性能要求,在对现有的并行式模数转换电路研究和改进的基础上,提出了一种比特滑动流水并行式模数转换方法,从而简化了电路结构、节省了器件、降低了功耗,更有利于集成化。时域仿真实验结果表明,运用该方法实现的ADC,其采样频率达到10Ms/s。

基于变量转换的并行优化算法

针对大规模边界约束优化问题,现有并行变量转换(PVT)算法不适于直接求解。基于此,采用内点法和逐步下降的思想,提出一个并行求解边界约束最优化问题的可行算法。在下降方向满足梯度相关、步长满足Goldstein规则的条件下,证明该算法的收敛性。当约束失效时,该算法退化为求解无约束的PVT算法,从而成为原有算法向约束优化问题的一个推广。

一种八位并行插值型模数转换器的设计

数字技术的飞速发展,使得对模数转换器(ADC)的研究变得越来越重要.论文在并行模数转换器的基础上,结合内插结构设计了包括比较电路阵列、编码模块和输出锁存模块三个模块的八位模数转换器.这种新结构的八位并行内插模数转换器能更好地降低功耗和减小芯片面积;由于该模数转换器加入了抗饱和电路,提高了时钟脉冲的开关速度.利用Candence中的Spectre工具对电路进行了仿真,仿真结果表明,这种模数转换器达到了设计要求.

4位5GS/s 0.18μm CMOS并行A/D转换器

基于0.18μm CMOS工艺,设计了一种最大采样速率为5GS/s的4位全并行模数转换器。设计中,为了提高模数转换器的采样速度,采用三种技术相结合:1)比较电路与解码电路都采用流水线的工作方式;2)在比较器中使用电感技术,提高比较器的转换速度;3)使模拟电路和数字电路都工作在低摆幅的工作状态,在提高速度的同时,降低了电路的功耗。为了提高电路的信噪比,采用全差分输入输出方式和低摆幅时钟控制,并在解码器中先将温度计码转换成格林码,再将格林码转换成二进制码,有效地抑制了由比较电路产生的亚稳定性。仿真结果表明,在输入信号为102.539MHz、5GS/s采样率下,设计的电路有效比特数达3.74位,积分非线性和微分非线性分别小于0.255LSB和0.171LSB,功耗小于65mW。

基于控阈技术的并行式A/D转换器设计

该文将数字电路设计中空间-时间等效思想及阈值控制技术两者引入A/D转换器的设计,所设计出的A/D转换器在保证较高速度的同时具有相对简单的电路结构。

数据采集系统应用的高速并行A/D转换器

本文介绍了高速并行A/D转换器MAX1448在数据采集系统中的应用。

交替并行模数转换器系统通道的失配误差

研究交替并行模数转换器(TIADC)系统的带宽失配误差效应,并在此基础上,推导出结合4种通道失配误差和量化误差的信纳比(SINAD)的数学表达式。这些公式能够为消除TIADC通道失配误差提供理论依据。最后,通过仿真验证了公式的有效性。

并行D/A转换器AD7846及其接口设计

AD7846是AD公司制造的一种16位数模转换器件,本文简要介绍了其基本结构和引脚功能,并结合实际阐述了其在大幅面激光标刻控制卡中的应用设计,总结了高精度D/A转换电路设计中抗干扰的一些基本方法。

一种基于高速并行A/D转换的激光Z扫描的高频窄脉冲信号幅值测量系统的设计

提出了一种基于激光Z扫描的高频窄先脉冲信号幅值测量的电路设计，采用MAX964进行高速并行A／D转换．并以AT89C52单片机作为处理器，通过RS232C串行口通讯，实现对高频窄脉冲激光信号幅值测量数据实时采集。给出实验采集的多组数据，通过对实验数据的分析，说明该设计可准确测量宽度约4～5ns高频窄激光脉冲信号的幅度，测量误差约为：±3％～±5％，由此使Z扫描实验系统大大简化。

一种改进的2位全并行A/D转换器

基于0.18μm CMOS工艺,设计了一种改进的2位全并行A/D转换器。ADC的输入信号采用差分输入形式,差模输入信号经过源跟随器后直接进入比较器,去除了参考电压所需的电阻网络和模拟采样保持电路模块。在编码电路之后加入一个数字采样保持器,实现了时钟对量化信号的采集和数据同步对齐。仿真结果表明,在1.8V工作电压、25μA和15μA偏置电流下,可以对频率为4 MHz,摆幅为100mV的两路差模信号进行量化,整体功耗小于0.5mW。

基于VHDL的并行到串行转换器算法模型

以并行到串行转换器为例介绍一种建立器件算法模型的方法。该方法利用进程模型图给出器件行为级的结构体的图形表示,从而可实现自然语言描述到VHDL算法模型的映射。从本文可以得出,进程模型图可以清晰表示行为域中算法级模型的结构,利用这种方法可产生易于理解的、全面的算法模型。

基于优化时间重叠技术的并行流水线A/D转换器

提出了一种基于优化时间重叠技术的10位300 MHz采样率4路并行流水线A/D转换器的设计方法,该方法降低了对运算放大器的要求。通过理论计算和实例设计,证明了此低功耗设计方法的显著效果。设计了一个用于前端的运算放大器,在CSM 0.35μm CMOS工艺、3.3 V电源电压下,该运放的增益为106 dB,单位增益带宽为402 MHz,建立时间为8.8 ns。采用优化时间重叠技术后,可满足4路并行300 MHz采样率的要求,功耗仅为8.57 mW,可大大降低整个并行流水线A/D转换器的功耗。

模数转换技术及其发展趋势

简要介绍了当前模数转换主流技术的原理、结构、工作方式以及特点,并指出了各自所存在的问题。最后,根据对各种模数转换技术的分析,展示了模数转换技术的发展趋势。