顺序程序的并行转换器

在分布式系统环境下,如何将在单机上运行的顺序程序转换成可在多机上并行执行的并行程序,是急待解决的问题。本文提出了一个基于程序相关图(PDG)的顺序程序的并行转换系统。该系统在相关分析的基础上,对相关图实施优化,系统地削弱了语句间的数据相关性,提高了程序的并行性;并在优化的基础上对相关图进行分割,最终生成并行程序段。

基于SY100E445的4位串行/并行转换器设计

SY100E445是MICREL公司生产的完整4位串行/并行数据转换器。它可支持高达2.5Gb/s以上速率的NRZ数据流操作 ,而且操作十分简单 ,使用非常方便。可广泛应用于需要高速数据串行/并行转换的应用场合。文中介绍了SY100E445的主要特点、引脚功能和内部结构 。

一种八位并行插值型模数转换器的设计

数字技术的飞速发展,使得对模数转换器(ADC)的研究变得越来越重要.论文在并行模数转换器的基础上,结合内插结构设计了包括比较电路阵列、编码模块和输出锁存模块三个模块的八位模数转换器.这种新结构的八位并行内插模数转换器能更好地降低功耗和减小芯片面积;由于该模数转换器加入了抗饱和电路,提高了时钟脉冲的开关速度.利用Candence中的Spectre工具对电路进行了仿真,仿真结果表明,这种模数转换器达到了设计要求.

4位5GS/s 0.18μm CMOS并行A/D转换器

基于0.18μm CMOS工艺,设计了一种最大采样速率为5GS/s的4位全并行模数转换器。设计中,为了提高模数转换器的采样速度,采用三种技术相结合:1)比较电路与解码电路都采用流水线的工作方式;2)在比较器中使用电感技术,提高比较器的转换速度;3)使模拟电路和数字电路都工作在低摆幅的工作状态,在提高速度的同时,降低了电路的功耗。为了提高电路的信噪比,采用全差分输入输出方式和低摆幅时钟控制,并在解码器中先将温度计码转换成格林码,再将格林码转换成二进制码,有效地抑制了由比较电路产生的亚稳定性。仿真结果表明,在输入信号为102.539MHz、5GS/s采样率下,设计的电路有效比特数达3.74位,积分非线性和微分非线性分别小于0.255LSB和0.171LSB,功耗小于65mW。

基于控阈技术的并行式A/D转换器设计

该文将数字电路设计中空间-时间等效思想及阈值控制技术两者引入A/D转换器的设计,所设计出的A/D转换器在保证较高速度的同时具有相对简单的电路结构。

数据采集系统应用的高速并行A/D转换器

本文介绍了高速并行A/D转换器MAX1448在数据采集系统中的应用。

并行D/A转换器AD7846及其接口设计

AD7846是AD公司制造的一种16位数模转换器件,本文简要介绍了其基本结构和引脚功能,并结合实际阐述了其在大幅面激光标刻控制卡中的应用设计,总结了高精度D/A转换电路设计中抗干扰的一些基本方法。

交替并行模数转换器系统通道的失配误差

研究交替并行模数转换器(TIADC)系统的带宽失配误差效应,并在此基础上,推导出结合4种通道失配误差和量化误差的信纳比(SINAD)的数学表达式。这些公式能够为消除TIADC通道失配误差提供理论依据。最后,通过仿真验证了公式的有效性。

一种改进的2位全并行A/D转换器

基于0.18μm CMOS工艺,设计了一种改进的2位全并行A/D转换器。ADC的输入信号采用差分输入形式,差模输入信号经过源跟随器后直接进入比较器,去除了参考电压所需的电阻网络和模拟采样保持电路模块。在编码电路之后加入一个数字采样保持器,实现了时钟对量化信号的采集和数据同步对齐。仿真结果表明,在1.8V工作电压、25μA和15μA偏置电流下,可以对频率为4 MHz,摆幅为100mV的两路差模信号进行量化,整体功耗小于0.5mW。

基于优化时间重叠技术的并行流水线A/D转换器

提出了一种基于优化时间重叠技术的10位300 MHz采样率4路并行流水线A/D转换器的设计方法,该方法降低了对运算放大器的要求。通过理论计算和实例设计,证明了此低功耗设计方法的显著效果。设计了一个用于前端的运算放大器,在CSM 0.35μm CMOS工艺、3.3 V电源电压下,该运放的增益为106 dB,单位增益带宽为402 MHz,建立时间为8.8 ns。采用优化时间重叠技术后,可满足4路并行300 MHz采样率的要求,功耗仅为8.57 mW,可大大降低整个并行流水线A/D转换器的功耗。

基于VHDL的并行到串行转换器算法模型

以并行到串行转换器为例介绍一种建立器件算法模型的方法。该方法利用进程模型图给出器件行为级的结构体的图形表示,从而可实现自然语言描述到VHDL算法模型的映射。从本文可以得出,进程模型图可以清晰表示行为域中算法级模型的结构,利用这种方法可产生易于理解的、全面的算法模型。

基于0.13μm SiGe BiCMOS工艺的10 GS/s、3 bit模数转换器

基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码率,提高工作速度。电路仿真结果表明,当时钟采样率为10 GS/s时,ADC电路的微分非线性和积分非线性均小于0.2 LSB。该ADC电路在输入信号频率低于10 MHz时的有效位数大于2.8位,在输入信号频率为1 GHz时的有效位数大于2.5位。在-5 V和-3.3 V供电电压下,电路的总功耗为1.6 W,芯片面积为1.0 mm×1.2 mm。

10bit 100MS/s混合型模数转换器

为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出的开关策略使电容阵列所需的电容总数减少了一半,电平切换功耗降低了81.22%.最后,基于中芯国际0.18μm工艺,对混合型模数转换器进行仿真.当采样频率为100MS/s、输入频率为48.144 531 25MHz的正弦波信号时,输出信号的无杂散波动态范围为75.879dB,有效位数为9.902bit,功耗为2.41mW,品质因数为25.19fJ/conversion-step.仿真结果表明,这种混合型模数转换器利用提出的开关策略能在功耗、速率和面积上实现很好的折中.

一种基于高速并行A/D转换的激光Z扫描的高频窄脉冲信号幅值测量系统的设计

提出了一种基于激光Z扫描的高频窄先脉冲信号幅值测量的电路设计，采用MAX964进行高速并行A／D转换．并以AT89C52单片机作为处理器，通过RS232C串行口通讯，实现对高频窄脉冲激光信号幅值测量数据实时采集。给出实验采集的多组数据，通过对实验数据的分析，说明该设计可准确测量宽度约4～5ns高频窄激光脉冲信号的幅度，测量误差约为：±3％～±5％，由此使Z扫描实验系统大大简化。

一种用于时延积分CMOS图像传感器的10 bit全差分双斜坡模数转换器

为了满足时间延时积分(TDI)CMOS图像传感器转换全差分信号的需要,同时符合列并行电路列宽的限制,该文提出并实现了一种10 bit全差分双斜坡模数转换器(ADC)。在列并行单斜坡ADC的基础上,采用2个电容的上极板对差分输入进行采样,电容下极板接2个斜坡输出完成量化。基于电流舵结构的斜坡发生器同时产生上升和下降斜坡,2个斜坡的台阶电压大小相等。该电路使用SMIC 0.18μm CMOS工艺设计实现,ADC以19.49 k S/s的采样频率对1.32 kHz的输入进行采样,仿真得到无杂散动态范围和有效位数分别为87.92 dB和9.84 bit。测试显示该ADC的微分非线性误差和积分非线性误差分别为–0.7/+0.6 LSB和–2.6/+2.1 LSB。

一种用于列并行ADC的改进型栅压自举开关

CMOS图像传感器中列并行模数转换器(ADC)的面积受到严格限制,ADC采样保持电路中的栅压自举开关也必须满足每列的面积要求。在传统单电容型栅压自举开关的基础上,利用源极跟随器在降低开关导通电阻的同时提高了电路的可靠性;通过体效应补偿电路降低输入变化对导通电阻的影响;同时,在列共用偏置电路上增加控制开关,减少不必要的功耗。提出的电路使用UMC 0.11μm CMOS工艺实现,电源电压为3.3V,仿真结果表明开关导通电阻降低了约28.6%,输入范围内电阻变化率小于1.2%,有效位数提高了1bit,而面积只增加了15%。流片后测试结果显示,以20MS/s的采样频率对1.97MHz的输入进行采样,测得信噪比(SNR)、无杂散动态范围(SFDR)和有效位数(ENOB)分别为85.8dB、71.1dB和11.5bit。

8位600MS/s CMOS超高速并行模数转换器的仿真分析与设计

描述了一个高速并行(Flash ADC)模数转换器的仿真分析与设计.该模数转换器运用反相器阈值电压量化技术(Threshold Inverter Quantization,TIQ)进行设计,使得使用普通CMOS数字工艺也可获得很高的采样速度.在文中,一个使用TSMC0.25μm工艺的8位TIQ CMOS并行模数转换器被设计出来并加以仿真分析.该模数转换器采样速度可达600MS/s,工作电压为2.5V时功耗约为154.506mW,占用的面积约为0.2mm2.特别适用于高速低电压SoC电路的设计.

基于LM3S608的现场监控器设计

设计了一种现场监控器。系统硬件以ARMCortex-M3内核的LM3S608ARM微控制器为核心,简化了系统的硬件结构。软件采用模块化设计思想,利用中断技术实现了A/D转换和远程通信。现场监控器设计结构简单,性价比高,现场测试表明,系统运行稳定可靠。

基于CMOS图像传感器应用的斜坡发生器

基于CMOS图像传感器应用,针对列并行的单斜模数转换器设计了一种内在精度高、分辨率可调的斜坡发生器IP核.在建立数学模型的基础上,通过改变参考电压实现分辨率在8bits与10bits之间可调.在3.3V电源电压、10MHz采样时钟下,平均功耗为2.288mw;8位分辨率时最大微分非线性和积分非线性分别为0.12LSB和0.32LSB;10位分辨率时微分非线性<0.38LSB,积分非线性<0.54LSB,满足百万像素阵列数据处理要求.整体CMOS图像传感器芯片采用Chartered 0.35 μm CMOS工艺实现,斜坡发生器所占有效面积仅为150×112μm2.