数据采集系统应用的高速并行A/D转换器

本文介绍了高速并行A/D转换器MAX1448在数据采集系统中的应用。

基于并行A/D结构的软件无线电中频接收机

针对软件无线电技术对A/D带宽要求较高的问题,提出一种新型的基于并行A/D采样结构的软件无线电接收机模型,并对模型各部分的功能进行了深入分析。仿真结果表明,各项指标均满足预期的中频接收机的整体指标,且接收灵敏度较高,从而验证了该模型的可行性。

一种基于高速并行A/D转换的激光Z扫描的高频窄脉冲信号幅值测量系统的设计

提出了一种基于激光Z扫描的高频窄先脉冲信号幅值测量的电路设计，采用MAX964进行高速并行A／D转换．并以AT89C52单片机作为处理器，通过RS232C串行口通讯，实现对高频窄脉冲激光信号幅值测量数据实时采集。给出实验采集的多组数据，通过对实验数据的分析，说明该设计可准确测量宽度约4～5ns高频窄激光脉冲信号的幅度，测量误差约为：±3％～±5％，由此使Z扫描实验系统大大简化。

基于8位并行A/D芯片MAX153的DSP接口实现

数字信号处理是数字通信系统中最重要的技术之一 .在阐述模数转换芯片MAX1 5 3的特性基础上 ,提出了一种MAX1 5 3和DSP接口应用的方法 .同时给出了DSP与MAX1 5 3的连接原理图与接口程序 .

谈并行A/D变换器

本文讨论了并行A／D变换器的电路组成，工作原理、元件参数的选择。在工作原理中重点分析了格雷码的形成。

基于控阈技术的并行式A/D转换器设计

该文将数字电路设计中空间-时间等效思想及阈值控制技术两者引入A/D转换器的设计,所设计出的A/D转换器在保证较高速度的同时具有相对简单的电路结构。

基于TMS320LF2407的8路高速A/D并行采集系统

本文使用当前普遍采用的TMS320LF2407DSP作为CPU,对其进行了8路并行A/D扩展。并对所选用A/D器件MAX155的性能和工作原理进行了介绍,最后,还给出了该系统硬件结构框图和相应的DSP软件控制程序。

基于优化时间重叠技术的并行流水线A/D转换器

提出了一种基于优化时间重叠技术的10位300 MHz采样率4路并行流水线A/D转换器的设计方法,该方法降低了对运算放大器的要求。通过理论计算和实例设计,证明了此低功耗设计方法的显著效果。设计了一个用于前端的运算放大器,在CSM 0.35μm CMOS工艺、3.3 V电源电压下,该运放的增益为106 dB,单位增益带宽为402 MHz,建立时间为8.8 ns。采用优化时间重叠技术后,可满足4路并行300 MHz采样率的要求,功耗仅为8.57 mW,可大大降低整个并行流水线A/D转换器的功耗。

一种八位并行插值型模数转换器的设计

数字技术的飞速发展,使得对模数转换器(ADC)的研究变得越来越重要.论文在并行模数转换器的基础上,结合内插结构设计了包括比较电路阵列、编码模块和输出锁存模块三个模块的八位模数转换器.这种新结构的八位并行内插模数转换器能更好地降低功耗和减小芯片面积;由于该模数转换器加入了抗饱和电路,提高了时钟脉冲的开关速度.利用Candence中的Spectre工具对电路进行了仿真,仿真结果表明,这种模数转换器达到了设计要求.

单片机89C51并行数据采集技术

以 AD574为例介绍了并行 A/D转换芯片的使用方法 ,以及这类接口芯片与单片机89C51的接口的数据采集技术 ,该技术可用于各种数据采集系统 .

高速数字存储示波器前端电路设计

采样速率是数字存储示波器的瓶颈,它制约着数字存储示波器的发展。针对这一问题,在分析时间交叉采样方法原理的基础上,提出了一种用低速电路实现高速采样的设计思路。具体介绍了示波器的信号调理电路和高速并行ADC系统的基本原理,并详细分析了各部分硬件电路。该电路系统不仅性能好、成本低,而且采用此电路的示波器已投入生产,产品符合要求、运行稳定。

基于USB2.0和FPGA的高速数据采集卡

介绍一种采用USB2.0接口与PC机进行数据传输的高速数据采集卡的设计。采集卡由可变增益放大器对采样信号进行预处理,使用异步并行的A/D转换技术实现40 Msps的数据采集,由FPGA实现时序控制和数据高速FIFO,由内嵌MCU的USB控制器实现USB2.0接口功能。文章给出了硬件的基本结构和软件固件设计的基本方法,并对用FPGA设计FIFO作了重点阐述,同时对使用异步并行A/D转换与使用采样率为40 Msps的ADC器件的采样数据在FIFO内的数据传输进行了时序仿真,分析了仿真结果。

基于USB接口的某雷达操作模拟系统设计

从实际需求出发,给出了基于USB接口的某雷达操作模拟系统设计及其实现.该设计方案采用硬件1∶1模拟雷达实际操作面板,用计算机完成功能模拟.实验结果表明,模拟操作与实际操作一致,且具有功能多、结构模块化、易扩展、性价比高等特点.