期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
维特比译码器中幸存路径存储器的一种新的实现方法
被引量:
2
1
作者
张红
陈新
张国成
《应用科技》
CAS
2007年第3期19-22,共4页
在维特比译码器中,幸存路径存储器管理的软件、硬件实现都是重要的问题.实现的方法不同,对于电路的影响也不同.在此提出了一种幸存路径存储器的新实现方法,与传统的回溯法和寄存器法相比,该方法具有存储器用量少、译码延迟小的特点.
关键词
维特比译码器
幸存路径存储器
同址
存储
回溯
下载PDF
职称材料
一种高速Viterbi译码器的优化设计及Verilog实现
被引量:
10
2
作者
黄君凯
王鑫
《微电子学与计算机》
CSCD
北大核心
2005年第2期178-182,共5页
文章设计了一种高速Viterbi译码器该设计基于卷积码编码及其,Viterbi译码原理,完成了Viterbi译码的核心单元算法的优化,并采用Verilog语言编程实现了卷积码编码器和译码器。仿真和综合的结果表明本文设计的译码器速率达50Mbit/s,同时译...
文章设计了一种高速Viterbi译码器该设计基于卷积码编码及其,Viterbi译码原理,完成了Viterbi译码的核心单元算法的优化,并采用Verilog语言编程实现了卷积码编码器和译码器。仿真和综合的结果表明本文设计的译码器速率达50Mbit/s,同时译码器的电路规模也通过算法得到了优化。
展开更多
关键词
维特比(vitebi)码器
分支度量
加比选单元
幸存路径存储器
寄存器交换法
下载PDF
职称材料
基于FPGA的多约束长度Viterbi译码器
3
作者
赵崇辉
赵旦峰
齐金月
《应用科技》
CAS
2004年第5期28-30,共3页
现有的各通信系统中卷积码的约束长度各不相同.为充分利用现有资源很有必要研究多约束长度的Viterbi译码器.基于FPGA讨论了实现多约束长度的卷积码的Viterbi译码器的一些问题.主要讨论了分支度量单元(BMU)、加比选单元(ACS)、路径度量...
现有的各通信系统中卷积码的约束长度各不相同.为充分利用现有资源很有必要研究多约束长度的Viterbi译码器.基于FPGA讨论了实现多约束长度的卷积码的Viterbi译码器的一些问题.主要讨论了分支度量单元(BMU)、加比选单元(ACS)、路径度量寄存器单元(PMU)和幸存路径存储器单元(SVU)实现中的一些问题.
展开更多
关键词
VITERBI译码器
卷积码
多约束长度
FPGA
幸存路径存储器
单元
下载PDF
职称材料
题名
维特比译码器中幸存路径存储器的一种新的实现方法
被引量:
2
1
作者
张红
陈新
张国成
机构
福州大学集成电路设计中心
出处
《应用科技》
CAS
2007年第3期19-22,共4页
基金
福建省科技厅资助项目(2003Q013)
福建省科技重点资助项目(2005H029)
文摘
在维特比译码器中,幸存路径存储器管理的软件、硬件实现都是重要的问题.实现的方法不同,对于电路的影响也不同.在此提出了一种幸存路径存储器的新实现方法,与传统的回溯法和寄存器法相比,该方法具有存储器用量少、译码延迟小的特点.
关键词
维特比译码器
幸存路径存储器
同址
存储
回溯
Keywords
Viterbi decoder
survivor memory management
in-place updating
trace-back
分类号
TN929 [电子电信—通信与信息系统]
下载PDF
职称材料
题名
一种高速Viterbi译码器的优化设计及Verilog实现
被引量:
10
2
作者
黄君凯
王鑫
机构
暨南大学电子工程系固体电子技术与专用集成电路实验室
出处
《微电子学与计算机》
CSCD
北大核心
2005年第2期178-182,共5页
文摘
文章设计了一种高速Viterbi译码器该设计基于卷积码编码及其,Viterbi译码原理,完成了Viterbi译码的核心单元算法的优化,并采用Verilog语言编程实现了卷积码编码器和译码器。仿真和综合的结果表明本文设计的译码器速率达50Mbit/s,同时译码器的电路规模也通过算法得到了优化。
关键词
维特比(vitebi)码器
分支度量
加比选单元
幸存路径存储器
寄存器交换法
Keywords
Viterbi decoder, Branch metric, ACS unit, Survival path memory, Register exchang
分类号
TP302.1 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
基于FPGA的多约束长度Viterbi译码器
3
作者
赵崇辉
赵旦峰
齐金月
机构
哈尔滨工程大学信息与通信工程学院
出处
《应用科技》
CAS
2004年第5期28-30,共3页
文摘
现有的各通信系统中卷积码的约束长度各不相同.为充分利用现有资源很有必要研究多约束长度的Viterbi译码器.基于FPGA讨论了实现多约束长度的卷积码的Viterbi译码器的一些问题.主要讨论了分支度量单元(BMU)、加比选单元(ACS)、路径度量寄存器单元(PMU)和幸存路径存储器单元(SVU)实现中的一些问题.
关键词
VITERBI译码器
卷积码
多约束长度
FPGA
幸存路径存储器
单元
Keywords
Viterbi
multi-constraint lengths
multi-code rate
分类号
TN764 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
维特比译码器中幸存路径存储器的一种新的实现方法
张红
陈新
张国成
《应用科技》
CAS
2007
2
下载PDF
职称材料
2
一种高速Viterbi译码器的优化设计及Verilog实现
黄君凯
王鑫
《微电子学与计算机》
CSCD
北大核心
2005
10
下载PDF
职称材料
3
基于FPGA的多约束长度Viterbi译码器
赵崇辉
赵旦峰
齐金月
《应用科技》
CAS
2004
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部