3bit-ADC底极板与顶极板采样分析

经典ADC/DAC中,为消除顶极板采样保持电路中存在的电荷注入与时钟馈通影响,常常采用底极板采样电路。基于此,本文利用Cadence Spectre工具,对ADC中顶极板采样和底极板采样的波形及SNDR等参数进行分析,发现底极板采样稳定性较好,但能耗相对于顶极板采样更大。顶极板采样由于功耗小、失真小、SNDR较大,一般适用于低位ADC中。

6bit Flash ADC电路的设计

模数转换器(ADC)是模拟信号和数字信号之间重要的接口电路。随着科学技术的快速发展,对ADC的性能要求越来越高,ADC的性能甚至成为衡量器件设备好坏的关键因素。本文的目标是设计一个6bit高速Flash ADC,同时利用底极板采样技术、D触发器和与门构成的毛刺消除电路改善了ADC的失真和毛刺现象。在100MHz的采样频率下进行电路仿真,得到信号噪声失真比(SNDR)达36.7904dB。

4 Bit 100MS/s的两步式模数转换器设计

在科技发展迅速的社会,电子产品越来越多,数字信号的优势在计算机、无线通讯、医疗等领域体现得越来越明显。而模拟信号到数字信号的转变成了各个领域研究的焦点,随之产生了各种形式的数模转换器(Analog-to-Digital Converter)。论文设计了一个4bit 100MS/s的两步式模数转换器(Two-Step ADC),运用底极板采样、格雷码转换、D-触发器延时等技术设计减法电路、逻辑组选择等电路。元件采用65nm CMOS工艺,当输入信号频率为100MHz时,输出信号噪声失真比(SNDR)为24.55dB。