基于级联延时信号消除-锁相环算法的配电网静止同步补偿器控制策略

对于配电网静止同步补偿器(distribution static synchronous compensator,DSTATCOM),并网电压的相位实时检测是无功功率检测以及各种坐标变换的关键。在传统的基于同步旋转坐标系的锁相环的基础上,提出了基于级联延时信号消除(cascaded delayed signal cancellation,CDSC)的锁相环算法,以抑制电网电压负序分量和谐波分量对检测结果的影响,并采用拉格朗日插值算法提高相位检测的精度和速度。将该方法应用于负载平衡和不平衡情况下的星形连接的级联式DSTATCOM系统中,平衡情况下采用基于分相控制和有功电压矢量叠加法的控制策略,不平衡情况下采用基于分相控制和零序电压注入法的控制策略,仿真结果验证了控制方法的正确性和有效性。

快速频率自适应级联信号延时消除锁相环

信号延时消除(DSC)法能精确消除谐波提取基波,稳定性较好,广泛用于锁相环(PLL)。频率自适应级联信号延时消除锁相环(A-CDSC-PLL)能适应电网频率的变化,但目前采用的方法收敛时间较长。收敛时间是PLL的一个重要指标,这里提出一种选择A-CDSC-PLL延时因子的方法,使系统快速收敛并能准确提取谐波电流的基波电流。通过Matlab/Simulink仿真与实验校核所提方法的正确性,并与原先方法对比分析所提方法的响应性能。结果表明所提方法系统性能比原有系统响应更快,且适应性强。

延时信号消除锁相技术及其延时误差影响分析

基于延时信号消除(DSC)的锁相环(PLL)技术可以实现指定次谐波和负序分量的影响消除,快速捕获非理想电网电压正序分量的相位。然而受限于现场应用的采样速率,延时信号往往无法按预期精准实现,延时误差不可避免。而目前针对这种延时误差对DSC PLL的影响及在此基础上的参数选型约束未见报道。这里在描述DSC对正、负序分离及谐波消除机理的基础上,定量分析了延时误差的影响,并以此为依据,给出了基于给定精度约束的延时误差限值计算方法和采样频率选型原则,指导DSC锁相技术应用时的参数设计。最后通过实验验证了理论分析和参数设计方法的有效性与准确性。

基于DCCF-CDSC的非理想电网状态下锁相环设计

针对单同步旋转坐标系锁相环(SRF-PLL)在电网电压非理想状态时无法准确锁相等问题,本文在SRF-PLL的基础上,引入交叉耦合双复系数滤波器(DCCF)和级联延时信号消除(CDSC)的滤波结构,设计一种新型PLL(DCCF-CDSC-PLL).其中DCCF滤波器可以提取基波正负序分量;CDSC可以有效滤除谐波分量.仿真结果表明该锁相环在电压不平衡、谐波畸变、频率突变下能够快速准确锁相.

一种完全谐波抑制正负序同步信号检测方法

提出了一种基于正、负序级联延时信号消除(DSC)算法的同步信号检测法,其软件锁相环(SPLL)能够实现对三相电压电流基波正、负序分量的快速提取,并且通过选择不同的参数,可滤除任何次数谐波的干扰。该方法无需采用滤波器,从而具有良好的动态性能。仿真和实验均表明,该方法能快速有效地提取三相信号不对称且畸变情况下的频率、相位与正、负序分量,并且同时具备稳态精确性和动态快速性。该方法能为三相并网型PWM变换器在电网发生跌落及谐波畸变时的良好运行控制提供保障。

一种适用于电网电压频率变化的DSC-PLL

提出了一种带锁频环(FLL)的延时信号消除锁相环(DSC-PLL),FLL采用递归离散傅里叶变换(RDFT)及其反变换的方法实现。当电网电压频率发生变化时,基于RDFT的FLL能跟踪电网电压频率的变化,保持频率检测和相角检测的准确性,从而提高了DSC-PLL的锁相性能。最后,实验结果验证了该方法的正确性和有效性。

基于DFT和DSC提取电压基频正序分量的方法

针对三相电网电压可能含有谐波和不对称分量的情况,通过离散傅里叶变换(DFT)算法提取其中基频信号的幅值和相位,重构出基频信号后,再通过延时信号消除算法(DSC)提取基频信号中的正序分量,最后通过同步参考轴锁相环(SRF-PLL)完成对基频正序信号的相位跟踪,同时该PLL还能给定基频正序分量(FFPS)的频率估计值,该频率的获取使得DFT和DSC具有频率自适应性,能准确提取相应信息。最后通过实验验证了这种信号提取方法的可靠性和正确性。

基于二阶广义积分器的正负序锁相环谐波消除方法

针对正负序分离的软件锁相环,分析了对称分量法以及坐标系变换理论,并在αβ坐标系下通过构造基于二阶广义积分器(SOGI)的90°移相系统来实现正负序分离,从而达到正负序分别锁相的目的。针对锁相环(PLL)中的谐波影响问题,采用了正负序级联延时信号消除(DSC)法,通过选取不同的参数来滤除指定谐波次数的干扰,使锁相环能够保持稳定。在Matlab/Simulink中建立系统仿真,仿真和实验结果表明,基于二阶广义积分器的移相系统和正负序级联延时信号消除法的联合使用,能够滤除锁相环中整数次谐波,大幅度减小非整数次谐波含量,使正负序锁相环达到很好的锁相效果。

一种正负序分离锁相环及其在并网型风力发电系统中的应用

基于对三相电量进行正负序分离的软件锁相环,采用了正负序级联延时信号消除法,能够实现对三相电压电流基波正负序分量在同步旋转坐标下的快速提取,并且通过选择不同的参数,可以滤除指定次数谐波的干扰。该方法无需采用滤波器,从而具备了良好的动态性能。将该锁相环应用在并网型风力发电系统中,可为系统低电压穿越功能的实现提供快速准确的电网电压信息以进行正负序控制。仿真和实验均表明该方法能够快速有效地提取三相不对称且畸变情况下的频率、相位与正负序分量,并且同时具备稳态精确性和动态快速性,为三相并网型风力发电变流器在电网发生跌落及谐波畸变时的良好运行控制提供保障。

基于频率和初相角解耦检测的新型锁相环

提出了一种由锁频环(FLL)和初相角锁相环(PLL)构成的新型三相PLL。FLL采用了一种新型的微分算法来检测频率误差,可避免由电压相角或幅值突变导致的频率检测误差。该新型PLL采用频率自适应数字滤波器(FADF)滤除输入信号中的谐波和噪声,提高了相角的检测精度。FADF利用多重化延时信号消除算法消除频率较低的谐波,然后通过巴特沃斯低通滤波器滤除高次谐波和噪声,可以在dq域准确、迅速地提取基波正序电压。同时,初相角PLL拥有较高的特征频率,使得新型PLL可以在相角突变后迅速地实现同步。通过仿真和实验对新型PLL的性能进行了验证,且为了适用于计算能力较差的控制器,给出了新型PLL的简化方案。

改善动态相位跟踪和不平衡电压检测性能的改进软锁相环算法

相位检测是控制系统的基础,软锁相环检测适用于电压畸变场合,便于数字化实现。分析了软锁相环应用于静止同步补偿器时面临的若干问题,并提出了2方面的改进方案:一是针对超前/滞后环节参数选取困难的问题,将其滤波功能转移到前置延时信号消除环节中;二是q轴电压经PI调节的输出直接作为相位的误差信号,减少了前向积分环节。通过仿真实验证明改进后的软锁相环在动态相位跟踪及不平衡电压检测等方面的性能有显著改善。

基于改进型软件锁相环的正负序分量分离新方法研究

针对电网不平衡时传统正负序分离方法通用性不佳的缺点,提出了一种基于改进型软件锁相环的正负序分量分离的新方法,它利用二阶广义积分器较好的高次滤波效果、正负序级联的DSC谐波消除特性,通过αβ变换和dq变换,再利用软件锁相环原理来锁定电网的频率,并反馈给二阶广义积分器和正负序级联的DSC,从而分离出电网的正负序分量。由于本方法在电网电压平衡、不平衡以及电网电压频率变化等电网所有可能发生的故障情况下,都可以快速而准确的分离电网的正负序的基波分量,从而可为电力电子变流器的控制系统提供可靠的控制信号。最后MATLAB/Simulink软件仿真结果证明了所提出方法的可行性和有效性。

直驱型风力发电变流器低压穿越控制策略研究

研究了直驱型风力发电变流器系统低压穿越控制策略。首先提出了一种对三相电量进行快速准确的正负序分离软件锁相环。在此基础上,为消除直流电压的二次谐波,采用正、负序双电流内环控制不对称运行控制策略。正负序分离软件锁相环采用了正负序级联延时信号消除法,能够实现对三相电压电流基波正负序分量在同步旋转坐标下的快速提取,并且通过选择不同的参数,可以滤除任何次数谐波的干扰。该方法无需采用滤波器,从而同时具备了稳态精确性和动态快速性。现场实验结果表明,该软件锁相环为三相并网型风力发电变流器在电网发生跌落及谐波畸变时提供了良好运行控制提供保障,正负序双电流内环不对称运行的控制策略保证了在电网电压不对称跌落时的正负序分离控制,消除了直流电压的二次谐波。

电网电压不平衡及谐波畸变时基波电压正负序分量分离新方法

针对传统锁相环(PLL)在电网电压不平衡及谐波畸变下利用常规软件锁相环不能准确获取相位的问题,提出了一种新的正负序分量分离新方法。利用了相序解耦谐振控制器能去除高次谐波和延时信号消除(DSC)法可滤除特定谐波的特性,将相序解耦谐振和延时信号消除法结合起来,达到更好的正负序分量分离的效果。最后,采用MATLAB/Simulink软件仿真结果证明了所提出方法的可行性和有效性。

复杂电网环境下基于DDM-QT1-PLL的并网同步方法

随着分布式电源并网的增加,电网面临着电压扰动、直流偏置、电压不平衡及谐波畸变等诸多问题。在这样的复杂电网环境下,传统锁相环技术(PLL)难以快速、准确地检测到电网电压的频率和相位。为此,提出在准1型锁相环(QT1-PLL)的结构中额外增加联合延时信号消除(DSC)和滑动平均滤波器(MAF)的滤波环节,设计出一种满足复杂电网环境下并网需求的新型PLL(DDM-QT1-PLL)。DDM-QT1-PLL采用αβDSC2与dqDSC4级联MAF的环外滤波和环内滤波结构,消除电网电压直流偏置、不平衡及谐波分量的同时,可有效提高PLL系统的响应速度和稳定性。针对频率偏移时,αβDSC2引起的相位误差,设计一种前馈通道以补偿误差。仿真结果表明DDM-QT1-PLL具有快速的响应速度和良好的干扰抑制能力,并能够在非额定频率的直流偏置下,实现检测频率和相位的零稳态误差。

一种基于滑动平均滤波器的同步锁相算法研究

提出了一种基于滑动平均滤波器的三相软件锁相环,在αβ轴上添加延时信号消除器滤除直流分量和可能存在的偶次谐波,改进传统PLL的控制结构,克服了硬件锁相环存在漂移、失锁、抖动和依赖过零点检测等缺点,避免了传统软件锁相环难以兼顾稳态检测精度和动态响应速度的不足。采用时域仿真将该方法与传统锁相算法进行对比分析,结果表明,该算法在三相电压跌落、不平衡、频率跳变以及出现直流分量时均能够准确快速地提取基波正序电压的幅值、相位和频率。