干扰对消系统的非零带宽性能与延时匹配

分析了干扰信号非零带宽下,实际自适应干扰对消系统的频域特性和时域特性。非零带宽信号使系统时变,当带宽远小于中心频率时,系统可近似为自适应梳状滤波器。系统的平均收敛速度与总参考信号幅值成正比,干扰对消比随信号带宽的增大而减小。对耦合延时匹配进行了理论和仿真分析,分析表明,耦合延时匹配可以显著提高宽带干扰对消比和对消带宽,延时匹配越精确,对消效果越好。

射频功放建模及其延时匹配的研究

介绍了记忆多项式模型结构,使用载波频率为2.14GHz、带宽5MHz的单载波3GPPFDD WCDMA信号作为测试信号,经过一个额定输出功率为8W的射频功率放大器,并采用基于查找表的记忆多项式方法对其建模。采用了快速的延时匹配算法,有效抑制了延时估计偏差及输入输出信号相位幅度的改变对建模的影响。

基于拓扑判断的海量GPS数据延时地图匹配算法

由于浮动车数据采集中存在GPS数据周期过长、拓扑关联性较差、数据量大的特点,传统的车载端地图匹配算法难以直接应用,针对车辆无法初次匹配的情况,设计了一种可根据路网拓扑关联性进行判断的延时地图匹配算法.实际数据验证表明,该算法在保证数据完整性和有效性的基础上,可以实时、准确地进行地图匹配,尤其是车辆位于复杂交叉口及高架桥附近区域时车辆真实行驶道路的确定.

基于深度强化学习的停车位智能动态分配方法

推行停车系统的“用户-停车位”动态匹配是解决“找车位难”、低效寻泊和系统周转率低等问题的有效途径。研究将停车场管理者抽象为智能体,以停车场的时、空、电等环境信息作为状态空间,以是否采取延时匹配和分配的车位编号结合为动作空间,提出基于DQN深度强化学习算法的停车位智能动态分配方法。研究结果表明,研究可有效提高用户寻泊效率、充电需求满足率和停车系统的周转率,且智能延时匹配策略能为用户提供更优质的停车位资源。

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.

高速电路板级信号完整性设计

随着系统工作频率及信号边沿转换速率提高,在实际PCB设计中要求设计者能熟练运用设计规则并针对不同设计要求相应调整。文中结合高速电路中常见SI设计技术与实际PCB设计实例,分析了常见SI设计规则工作原理,为应对日益复杂的高速PCB设计提供参考。

改进型扰动观测器在伺服系统中的应用

工业环境中广泛存在的外部扰动是影响交流伺服系统性能的重要因素。该文以转矩反馈控制为基础,分析实际系统中速度检测延时会导致扰动观测器延时失配的问题,进而影响观测器的观测效果。通过对观测器输入进行延时匹配,同时增加延时补偿环节,改善观测器的观测效果,并提升观测器带宽,最后分析加入改进观测器后系统的参数鲁棒性。实验结果证明,改进的扰动观测器为系统的抗扰性能带来有效提升。