基于延迟芯片的超宽带雷达步进系统设计

在超宽带雷达接收机的回波信号采集中,一般采用等效采样的方式来解决模数转换速率不够的问题,而步进系统作为等效采样的关键部件起着至关重要的作用。本文设计了一种集成度较高的超宽带步进系统,包括控制器、延迟芯片和电平转换模块。测试结果表明系统实现了步进为100皮秒的可编程延迟信号。

低损耗氮化硅延迟线芯片及组件验证

光控相控阵技术有望解决传统相控阵雷达中电相移器带来的波束倾斜和波形展宽问题,基于光子集成技术的延迟线芯片与波束形成技术受到了广泛研究。本文研制了低损耗MZI步进型延迟线芯片,其延时步进6.4 ps,位数5 bit,最大延时量198.4 ps,波导损耗<0.1 dB/cm。实现了芯片的模块化封装,延时状态切换速度优于100μs, 1~20 GHz工作频率范围,其电幅度一致性±4.5 dB,相位一致性±23°,光功率一致性±1.5 dB,延时量误差为-0.6~+2.0 ps。本文研制了八阵元光控波束形成网络样机,实现了从-35°到+35°的波束扫描,验证了基于低损耗氮化硅延迟线芯片的波束形成技术。

高准确度可程控延迟快前沿外触发脉冲信号源的设计

针对传统设计的快前沿延迟脉冲信号源存在延迟时间调整范围小的主要缺陷,提出了一种基于特殊专用集成电路和计算机控制技术为核心的设计方法,实现了快前沿脉冲延迟时间可根据用户需要在0～250ns和0～999μs范围内任意设置的目标。

纳秒延时同步脉冲产生器的设计与实现

纳秒延时同步脉冲产生器是按着预先设定的时间给出一系列的控制脉冲信号,用来控制测试过程中所有被控设备协同动作的一种电子学仪器,控制精度1ns。本文主要介绍了一种以高精度可编程延迟芯片(PDC)为核心的纳秒延时同步脉冲产生器的基本原理及其测试结果。并对其在应用中的抗干扰性进行了讨论。

基于级联步进延时的顺序等效采样方法及实现

为提高顺序等效采样率,提出基于级联步进延时的顺序等效采样电路及采样方法。采用可编程延迟线、可编程延迟芯片和现场可编程门阵列(FPGA)等实现采样时钟信号步进延时:利用FPGA控制可编程延迟线和可编程延迟芯片的延时步长和总延时;利用可编程延迟线的粗延时和可编程延迟芯片的细延时相互结合,达到对采样时钟信号进行高精度、大范围的步进延时的目的,实现最小延时步长10 ps、总延时达到512 ns该方法可以广泛应用于顺序等效采样系统。

纳秒级数字延时同步机的设计与实现

纳秒级数字延时同步机是按照预先设定的时间给出一系列控制脉冲信号，用来控制测试过程中所有被控设备协同动作的一种电子仪器，控制精度为1ns。介绍了一种以高精度可编程延迟芯片（PDC）为核心的纳秒级数字延时同步机的基本原理及其测试结果，并对纳秒级数字延时同步机的抗干扰性进行了讨论。

一种脉宽精密可控的脉冲信号电路设计

鉴于脉冲技术在现代电子技术领域中所发挥的基础作用,针对传统的可分立元件所构建的脉冲产生电路功能单一、不可编程、脉冲宽度难以调整和控制以及数字化、集成化程度低等不足,提出了一种基于可编程逻辑器件FPGA和高速ECL器件的合成脉冲脉宽的调整方案,通过FPGA内部计数器和可编程延迟芯片的共同配合实现了脉冲宽度的大范围精密连续可调的目标,并详细论述了电路的基本原理及硬件的基本组成。通过实验验证,该方案对脉冲宽度精密控制可行可靠。

高性能CMOS全加器设计

全加器是数字信号处理器、微处理器中的重要单元,它不仅能完成加法,还能参与减法、乘法、除法等运算,所以,提高全加器性能具有重要意义。本文分析了两种普通全加器,运用布尔代数对全加器和函数、进位函数进行全面处理,提取了和函数、进位函数优化函数式。根据最优化函数式,设计了高性能CMOS管级全加器单元电路。这种CMOS全加器电路与常用CMOS全加器电路相比,电路结构简单、芯片面积小、电路传输延迟时间小、运算速度快。