开关电容阵列中高带宽跨阻前置放大器设计

为了放大高能粒子物理实验中高精度定时信号,使其适用于开关电容阵列电路的采集范围与幅度,设计高带宽RGC型跨阻前置放大器。此放大器具有低输入阻抗,高带宽,高跨导的特点。采用TSMC 0.25μmCMOS工艺,2.5V单电源供电。仿真结果表明,该前置放大器跨阻增益为5K欧姆,一3dB带宽为953MHz,探测器输入电容在一定范围变化对带宽影响不大。

一种新型的开关电容阵列结构

作者针对开关电容阵列（SwitchedCapacitorArray，简称SCA）在高能物理实验中的应用进行了细致的研究提出了一种新型开关电容阵列结构，有效地改善时钟馈漏对存储精度的影响和读出运放的失调对读出精度的影响，并且专门设计了一种能够实现“轨到轨”应用的读出运放在电路设计和模拟的基础上，采用1．2μmN阱双层金属双层多晶CMOS工艺进行了该数模混合电路试验样片的全定制版图设计，并进行了工艺流水测试结果表明，作者所设计的SCA芯片成功地实现了所设想的功能，最高采样率为180MHz，采样率6MHz时的直流增益为0．99，非线性度为0．02％

基于开关电容阵列的高速多元激光回波数字化技术

设计了基于新型开关电容阵列技术的激光回波数字化系统,实现了每秒5G个采样点(Gigabit Samples per Second,GSPS)的采样速率。利用单片模拟数字转换器件(Analog Digital Converter,ADC)实现了多元信号采样。该系统具有很大的发展潜力。介绍了多米诺环形采样器(Domino Ring Sampler,DRS)4的控制策略。设计了基于DRS4芯片的激光回波数字化电路,搭建了激光测试系统,并开展了基于DRS4的信号采样实验。实验结果表明,采用DRS4芯片进行激光回波数字化,能够达到最高5GSPS的采样速率,可实现多元系统设计,增大视场,同时降低系统功耗和成本。

开关电容现场可编程模拟阵列FPAA的频域SPICE仿真

根据C.F.KURTH和G.S.MOSCHYTZ的采用z域四口等效电路对开关电容网络进行双口分析的理论,以现场可编程模拟阵列FPAA实现的PID控制器为例,建立用于频域仿真的SPICE模型,从而方便地用SPICE软件对PID校正后的整个控制系统的稳定性进行仿真分析。

一款像素级开关电容阵列波形采样芯片

设计了一款基于GSMC 130 nm CMOS工艺的像素级开关电容阵列(SCA)波形采样芯片。该芯片由32×32像素阵列和读写控制电路组成,每个像素集成了裸露的顶层金属、pn结和32×32 SCA,裸露的顶层金属和pn结作为电荷收集电极,SCA用于存储波形信号,每个像素尺寸约为150μm×156μm。测试结果表明:拟合的直流传输函数与理论分析相符,该波形采样芯片的输入满量程约为1 V,单次成像模式下帧率可达10 MHz,直流噪声等效噪声电荷电子个数约为24 890,对正弦波信号采样后能够比较好地还原出原始信号波形。

开关电容器现场可编程模拟阵列的频域SPICE仿真

根据C.F.KURTH和G.S.MOSCHYTZ采用z域四口等效电路对开关电容器网络进行双口分析的理论,以现场可编程模拟阵列实现的PID控制器为例。

基于SOI射频开关和电容阵列的天线调谐器

基于0.18μm SOI CMOS工艺研制了一款高集成度的天线调谐器芯片,该芯片集成了射频开关、电容阵列和数模混合控制电路,面积仅为1433μm×760μm。芯片核心射频电路由5 bit电容阵列和SP3T射频开关并联组成,其中电容阵列采用了基于射频开关的二进制加权并行结构,具有较高的电容值调节精度和调谐比。测试结果表明:电容阵列的电容值由0.3 pF步进到3.4 pF,每级步进0.1 pF,最大品质因数为36@1 GHz,SP3T开关的直流导通电阻为1Ω,关断电容为180 fF@2.7 GHz,插入损耗为0.86 dB@2.7 GHz,输入功率为35 dBm时的二次谐波和三次谐波分别为-62 dBm和-57 dBm。

一种用于开关电容阵列采样时钟控制的延迟锁相环

本文设计了一种能够产生256路采样时钟、低抖动的多相延迟锁相环电路。该电路由鉴频鉴相器、电荷泵、环路滤波器和压控延时链四部分组成,现采用上海华虹宏力半导体制造有限公司130 nm CMOS工艺,完成了电路设计与仿真;仿真结果表明在典型1 ns相位延迟下,输出时钟相位延迟均值为0.999 ns,相位延迟抖动为18.61ps,可应用于给开关电容阵列提供稳定的采样时钟。

一种应用于CMOS图像传感器的电容阵列PGA研究

研究了一种应用于1 024×1 024CMOS图像传感器中的温度计码电容阵列型可编程增益放大器(PGA)。该PGA采用开关电容阵列结构,通过改变输入与反馈电容值,实现了0～18dB的增益;同时,该PGA具有结构简单、电容阵列面积小、带宽大和反馈系数大等特点,其增益带宽50MHz、总谐波失真(THD)小于50dB。该PGA的信号处理能力完全满足12MHz速率、69dB动态范围CMOS图像传感器内部集成ADC对模拟输入信号的要求。

混沌开关电容A/D转换器的设计与应用

基于混沌帐篷映射和开关电容(SC)技术设计了A/D转换器,该转换器具有非线性放大、便于实现集成、成本低、工作可靠等优点。用该A/D转换器设计了模拟式阵列触觉传感器信号采集系统,仿真结果说明该方法实用可行。

基于开关电容技术的新型FPAA构造体系

为了使模拟集成电路的设计速度达到可现场编程的能力,提出了一种新型基于开关电容技术的现场可编程模拟阵列FPAA(Field Programmable Analog Array)的构造体系,该阵列由数控电流、可配置模拟块CAB(Configu-rable Analog Blocks)、开关电容和电路网络组成,开关可由阵列内部的信号动态控制,可用以实现开关电容全波整流等电路,从而根据要求执行不同的功能。

Diodes 30V MOSFET使大容量电容器能够在现场可编程门阵列电源轨上快速及安全放电

Diodes公司（DiodesIncorporated）新推出的DMN3027LFG30VN通道MOSFET作为开关使用，确保在现场可编程门阵列（FPGA）电源轨上使用的大型大容量电容器能够快速及安全放电。电信设备、服务器和数据中心内的最新现场可编程门阵列具有多个需要正确排序的电源轨，为系统提供安全的开关电源。高可靠性直流一直流电源的设计人员利用这个Diodes的新MOSFET，就可快速及轻易实现该目标。

超级电容器瞬态响应性能测试

针对超级电容器瞬态响应性能特征搭建一套超级电容器瞬态响应测试技术平台。利用固态开关、罗氏线圈电流传感器、高速数据采集装置和计算机等组成测试平台,并对平台进行调试、校准、测试及验证其可靠性,实现对相应超级电容器的瞬态特性分析和数据研究的功能,形成超级电容器瞬态响应测试方法。

基于大尺度传感器的电容测量电路抗干扰方法

为了抑制基于大尺度传感器的电容层析成像(ECT)系统的电容测量电路中的较强测量干扰,在分析了测量电路中单屏蔽同轴电缆和模拟开关杂散电容测量干扰产生机理的基础上,设计了能抗杂散电容的基于等电位驱动电缆内屏蔽技术和双T型模拟开关阵列的大尺度传感器电容层析成像系统测量电路,同时,为了提高测量电路输出信噪比,在测量过程中采用双极板激励策略增强大尺度传感器内敏感场强度。经实验测量,采用该抗干扰方法的电容测量电路的输出信噪比为56.8 d B,10 h内测量值标准差为0.132 f F。可见,该电路抗杂散电容干扰能力较强,输出信噪比较高,稳定性较好。

一种低调谐增益变化的宽带电感电容压控振荡器

设计了一个应用于数字电视调谐器的宽带电感电容压控振荡器.该振荡器包含了一个开关可变电容阵列,用以抑制调谐增益的变化.整个电路采用0.18μm CMOS工艺实现.测试结果表明:压控振荡器的频率范围从1.17GHz至2.03GHz(53.8%);调谐增益从69MHz/V变化至93MHz/V,其变化幅度与最大值相比为25.8%;最差相位噪声为-126dBc/Hz@1MHz;在1.5V电源电压下,压控振荡器的功耗约为9mW.

低调谐增益变化的10 GHz电感电容式压控振荡器设计

基于0.18μm CMOS工艺,设计了一种应用于无线通信和雷达系统的低变化调谐增益的电感电容式压控振荡器。该电路包括分布式偏置可变电容阵列和开关电容阵列,合理选择偏置电压扩展电容-电压曲线覆盖范围,在整个调谐电压范围内,可有效降低调谐增益。三位开关电容阵列将整个可调频率范围分为8个子频带,通过控制可变电容实现子频带内频率的调谐范围。同时采用开关可变电容阵列,有效抑制了电感电容式压控振荡器调谐增益的变化。基于1P6M 0.18μm工艺模型的后仿真结果显示该10 GHz压控振荡器调谐增益变化率表现优异,低至21.5%,调谐频率范围为9.13~11.15 GHz,同时该压控振荡器能够实现较低的直流功耗9 mW(1.8 V电源电压),相位噪声在10 GHz时为-105 dBc/Hz@1 MHz。

GPS/BD接收机中电感电容压控振荡器设计

采用TSMC 0.18μm CMOS工艺,设计了一款宽调谐、低相位噪声、低功耗的电感电容压控振荡器(voltage controlled oscillar,VCO),用于接收北斗卫星导航系统的B1,B2频段信号和全球定位系统(global positioning system,GPS)的L1频段信号的射频接收机中。振荡器中采用了开关固定电容阵列和开关MOS管可变电容阵列,有效地解决了宽频率调谐范围和低相位噪声之间不可兼顾的问题,另外,采用了可变尾电流源的结构,使得振荡器在整个可调频率范围内输出电压的幅度变化不大。利用Cadence软件中Spectre对电路进行仿真。结果表明,振荡器频率调谐在2.958—3.418 GHz和2.318—2.552 GHz这2个频段内,在1.8 V的供电电源电压下,功耗仅为3.06—3.78m W。当振荡器工作在3.2 GHz和2.4 GHz的中心频率时,其在1 MHz频偏处的单边相位噪声分别为-118 d Bc/Hz和-121 d Bc/Hz。

电荷再分配逐次逼近模数转换器开关时序综述

电容阵列是限制电荷再分配逐次逼近(Successive Approximation Register,SAR)模数转换器能耗和面积的主要模块。从当前SAR模数转换器电容阵列在开关时序能耗和面积方面的相关研究工作,可得电容陈列开关时序设计忽略了比较器设计难度和参考电平数量的影响,导致SAR模数转换器的能效并未显著提升。对电荷再分配SAR模数转换器传统开关时序、单调开关时序、基于共模电平的(V_(cm)-based)开关时序以及近年来的多种开关时序进行理论分析与仿真软件建模验证,发现积分非线性分裂(Integral Non-linearity Splitting,INLS)开关时序在能耗、面积和线性度上实现了协同优化。通过分析总结了现有主要开关时序的优缺点,并展望了电荷再分配SAR模数转换器开关时序的发展趋势和方向。

一种基于VCM开关切换的12位20 MS/s SAR ADC

设计了一种12位、采样率为20 MS/s的逐次逼近型模数转换器(SAR ADC)。整体电路为全差分结构,采用了一种基于VCM开关切换的分段式电容阵列。同时,比较器结合了前置运放和动态锁存器,与异步时序相配合,实现了SAR ADC高速工作。此外,采样电路采用栅压自举技术,提高采样的线性度。芯片基于TSMC 180 nm 1P5M CMOS工艺设计。仿真结果表明,当采样率为20 MS/s时,SAR ADC有效位数为11.94 bit,无杂散动态范围为86.53 dBc,信噪比为73.66 dB。

基于谐振开关技术的低相噪LC VCO的设计

基于TSMC 65nm CMOS工艺,设计了一种低相噪宽调谐范围的电压控制振荡器(VCO)。VCO的负电阻部分创新性地使用由NMOS和PMOS晶体管组成的电流复用拓扑结构,谐振开关结构用于实现宽调谐范围和高频振荡时保持较为稳定的压控增益(Kvco)。电路的尾电流部分采用POMS电流镜结构用于减小晶体管闪烁噪声对VCO相位噪声的影响。在1.2 V电源电压下,压控振荡器的功耗为4.5 m W,1.72 GHz频率处相位噪声达到-112 d Bc/Hz@100 k Hz。该LC VCO的宽调谐范围和良好的相位噪声性能较好地用于各种PLL电路中。