单稳态触发器的结构及其开关级设计原理

根据单稳态触发器定时单元特性,提出了单稳态触发器的一般结构。在此基础上,运用传输电压开关理论进行了CMOS单稳态触发器的开关级设计研究,并具体设计了两个单稳态触发器。设计实例表明文中提出的方法不仅简单、有效,而且具有通用性。

CMOS电路开关级设计中的开关共享研究

研究了CMOS电路在开关级设计中的开关共享技术,以使实现多函数的电路之间通过共享MOS开关管或开关网络达到电路的进一步简化.提出了开关或开关网络共享的条件,并讨论了开关共享对电路工作发生的影响.通过对电路设计实例的分析研究了开关共享后电路物理参数的变化,并分析了开关共享的禁用条件.

电流镜及其在多值I^2L电路开关级设计中的应用

运用开关信号理论和有界算术运算理论 ,对电流镜的多种性质进行了讨论 ,并系统研究了利用电流镜实现电流信号的各种算术运算 ,其中倍除运算属于初次提出 .最后通过 N进制半加电路和 N值比较电路等两个设计实例介绍了电流镜技术在 I2

开关──信号理论与数字电路的开关级设计

本文在分析数字电路的传统设计理论中存在问题的基础上，提出了使用开关变量与信号变量来分别描写数字电路内部元件的开关状态与电路信号等二者，并由此出发建立了开关──信号理论。根据具体数字电路内部的工作原理，本文分别对ＣＭＯＳ与ＥＣＬ等二种电路进行了讨论，并发展了相应的开关级设计技术。设计实例表明，由于设计中以开关晶体管为构造单元，因此开关级设计的电路要比传统的门级设计具有较简单的结构。

开关级宏模型及开关级逻辑模拟器

本文提出了一种新的模拟算法——节点标志法,该算法具有节省内存和保持模拟可靠的优点。针对门级模型所存在的局限性,提出了适用于MOS数字器件进行模拟的开关级宏模型,讨论了该模型的建立方法及网络求解算法。文中介绍了已研制成功的开关级逻辑模拟器MSLSIM。通过对一些实例的模拟,得到了较为满意的结果。

基于稳健神经网络的CMOS电路开关级设计

基于数字电路开关级设计的优越性、稳健布尔神经网络和开关级电路结构的相似性,提出了一种基于稳健布尔神经网络的互补金属-氧化物半导体(CMOS)晶体管电路的开关级设计方法.该方法通过神经元激活函数推导开关级电路的开关函数,同时引入神经网络中卡诺图化简和最小项限制的化简方法.所得电路可以和传统的开关级电路相吻合,电路结构清晰,并进一步减少了金属-氧化物半导体(MOS)晶体管的数目.

CMOS电路开关级测试生成

本文讨论CMOS静态组合电路开关级上的测试生成方法。我们将D算法推广到开关级上,提出一种稳定的(robust)测试生成算法,可用于检测CMOS电路的晶体管开路故障。一个实验性的MOS电路开关级测试生成程序MOSTEGX已在VAX 11/750上实现。

开关级扫描设计方法研究

本文针对门级扫描设计存在的面积、速度和测试时间问题 ,给出了一种开关级扫描插入方法 ,较好地解决了门级扫描设计面临的面积和速度问题 ,改进了测试时间问题。

开关级数字比较器设计研究

本文研究了传统的数字比较器电路研究，提出了一类开关级CMOS传输门结构的数字比较器电路，分析了这种电路的设计实现方法．研究表明：和传统的数字比较器电路相比，这种电路具有结构简单，布局规则，运算速度快等优点，有一定的应用研究价值．

CMOS电路开关级测试生成的一种新算法

本文提出了一种新的CMOS电路开关级测试生成算法,该算法以Hayes模型为基础,以开关级代数为工具,充分利用CMOS电路自身的特点,生成CMOS电路的完全测试集,这种算法较之于已有的算法简单而有效,检测CMOS电路的常开型故障需一对测试码,本文给出了一种简单的求一对稳健测试码的方法,基于这种算法,我们开发了一个测试自动生成软件。

用RC网络作延迟模型的开关级定时模拟

本文提出一种用RC网络作延迟模型进行开关级定时模拟的方案.此方案把开关级定时模拟划分为求解将来状态和计算状态变化的延迟两个步骤来进行.文中讨论了延迟模型的建立及延迟计算中的有关问题.按照所述方案,开发了一个适用于MOS VLSI逻辑模拟及延迟估算的计算机程序LOMOS.实践表明,LOMOS模拟出的信号延迟时间同电路模拟程序SPICEII相比误差通常在30％以内,模拟速度要快近三个数量级.

超前进位全加器的开关级设计

应用CMOS电路开关级设计技术对超前进位全加器进行了设计,并用PSPICE模拟进行了功能验证.与传统门级设计电路相比,本文设计的超前进位电路使用了较少的MOS管,并能保持原有的传输延迟.

多值开关级代数结点方程组及其求解

多值开关级代数可以在晶体管开关级为MOS电路建模,井已在分析与设计通路晶体管开关网络中取得了很好的效果。本文对多位开关级代数作了进一步研究,取得了若干新结果:(1)提出以(A#B)*G的形式来描述MOS管的双向开关特性;(2)提出以#范式及结点方程组来描述一个复杂的MOS开关网络的特性;(3)提出吸收定理,以简化并求解网络的结点方程组。

一种改进的开关级数字比较器

数字比较器是数字系统的基本单元之一。传统的数字比较器采用门级设计技术,电路结构不规则,不利于大规模集成电路的设计。在研究传统数字比较器的基础上,提出了一种基于CMOS传输门的开关级数字比较器电路。研究表明,和传统的数字比较器相比,这种电路具有结构简单,布局规则,运算速度快等优点,适用于大规模集成数字比较器的设计,具有一定的研究和实用价值。

基于多值开关级代数的逻辑设计自动化

本文在多值开关级代数理论的基础上,提出了适合于NMOS及CMOS组合电路的逻辑设计自动化算法。这些算法包括:由真值表导出最简布尔表达式的算法,由布尔表达式导出与各种MOS电路相应的开关级代数表达式的算法;由开关级代数表达式导出其等价的MOS元件联接关系表的算法;从而初步实现了组合MOS电路的逻辑设计自动化。

基于图论的开关级模型

本文通过对以往开关级模拟经验的分析,通过对VLSI设计制造的讨论,介绍了基于图论的开关级模型,并对节点模型、晶体管模型和开关图进行了详细的介绍。 开关图的研究基于以往经验的总结,文中指出了基于格代数理论的开关级模拟在采样和晶体管模型方面的不足,以及逻辑模拟掩盖了晶体管电路的某些现象的事实,指出基于图论的开关级模拟模型是较优的。

数字电路的开关级设计理论

在分析数字电路传统设计理论中存在问题的基础上,提出了应用开关变量与信号变量两者来分别描写数字电路中内部元件的开关状态及电路信号,并由此出发建立了开关-信号理论.根据CMOS电路的工作原理,发展了与之相关的开关级设计技术.设计实例表明,由于在设计中以晶体管为构造单元,因此开关级设计的电路要较传统的门级设计具有较简单的结构。

纳秒级Trigatron开关触发特性

设计了一种Trigatron开关,以Tesla型GW级纳秒脉冲源为实验平台,实验研究了不同电压极性组合、触发电压、触发间隙、触发极直径和触发脉冲宽度对开关触发特性的影响。实验研究结果表明:开关电压极性组合、触发电压、触发间隙对开关触发特性影响较大,在各欠压比条件下差异均十分明显,触发极直径和触发脉冲宽度对开关的触发特性影响较小。根据实验结果优化了开关结构和工作参数,获得的开关抖动最低可达0.1 ns。

适用于双级矩阵变换器整流级功率开关故障的容错策略研究

将传统矩阵变换器逆变级的单向开关更换为双向开关，可构成全双向开关型双级矩阵变换器。该拓扑通过增加6个开关管以具备母线电压可反向、拓扑结构高度对称等特征。上述特征结合使得该拓扑在整流级功率开关发生故障时，可仅通过修正调制算法保证变换器正常运行，实现容错。该文针对整流级一个双向开关单元开路、两个不同侧双向开关单元开路两个故障，提出相应的容错策略。为保证容错策略安全有效的实施，随后提出相应的模态切换策略，并分析模态切换对电压调制比的影响。所提整流级容错策略的有效性最终通过实验得到验证。