流水线模数转换器中高速低功耗开环余量放大器的设计

为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开环余量放大器的增益.所提出的放大器结构可以工作在低电源电压下,而且不需要共模反馈电路,与采用共源共栅结构和共模反馈的开环放大器相比,功耗更低,响应速度更快.仿真结果表明,所提开环余量放大器的功耗仅为5.5 mW,在满幅度阶跃输入的情况下,输出建立时间小于3 ns.将该开环余量放大器应用到采用数字校准的流水线ADC中,实现了采样率为4×107s-1的12位模数转换.

应用多项式插值的流水线ADC后台数字校正方法

为了降低传统流水线型模数转换器(ADC)中的采样,保持运算放大器和级间的余量放大器功耗,将级间余量放大器由闭环工作方式改为开环,对于使用开环放大器引入的非线性误差,提出一种新颖的后台校正方式.首先对开环放大器建立传输函数模型;然后利用信号传输的统计规律、采用多项式插值法来估计校正误差,将所得的误差值补偿给实际的传输函数值来实现后台校正.以一个12位、40MHz的数字辅助流水线ADC为原型进行了仿真验证,结果表明,当输入信号频率为117.2kHz时,采用数字校正后,ADC系统的微分非线性由(-0.5,0.5)提高到(-0.25,0.25),积分非线性由(-18,0.5)提高到(-0.5,0.25),无杂散动态范围和信噪失真比分别由48.5dB和42.6dB提高为78.9dB和72.3dB,校正后ADC的有效位数达到11.7位.

一种快速收敛的流水线型ADC数字校正方法

为了降低流水线型ADC的功耗,采用开环结构的放大器作为第一级级间余量放大器。针对开环放大器引入的线性与非线性误差,采用一种确定性的后台数字校正方法进行校正。在测试信号的辅助下建立放大器传输函数模型,通过传输函数模型估计理想的输入信号码值,将数据拼接得到最后的转换结果。为验证此校正算法的效果,在0.18μm CMOS工艺下设计一款12位、40MHz流水线型ADC电路并进行仿真。仿真结果表明,校正后ADC电路的无杂散动态范围和信噪失真比都有明显的提高。