期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种应用于折叠/插值型ADC的高速宽带采样保持电路
1
作者
钟科
张正平
《电子产品世界》
2022年第5期63-66,共4页
本文提出了一种基于0.18μm BiCMOS工艺设计的开环采样保持电路,采用了增益和失调误差数字校准算法提升动态性能,应用于高速折叠/插值型ADC中。电路仿真和测试结果表明,在2GSPS采样率下,折叠/插值型ADC的DNL≤±0.3LSB、INL≤±...
本文提出了一种基于0.18μm BiCMOS工艺设计的开环采样保持电路,采用了增益和失调误差数字校准算法提升动态性能,应用于高速折叠/插值型ADC中。电路仿真和测试结果表明,在2GSPS采样率下,折叠/插值型ADC的DNL≤±0.3LSB、INL≤±0.3LSB,有效位达到7.32位。
展开更多
关键词
开环采样保持电路
数字校准
折叠插值
下载PDF
职称材料
题名
一种应用于折叠/插值型ADC的高速宽带采样保持电路
1
作者
钟科
张正平
机构
中国电子科技集团公司第二十九研究所
重庆吉芯科技有限公司
出处
《电子产品世界》
2022年第5期63-66,共4页
文摘
本文提出了一种基于0.18μm BiCMOS工艺设计的开环采样保持电路,采用了增益和失调误差数字校准算法提升动态性能,应用于高速折叠/插值型ADC中。电路仿真和测试结果表明,在2GSPS采样率下,折叠/插值型ADC的DNL≤±0.3LSB、INL≤±0.3LSB,有效位达到7.32位。
关键词
开环采样保持电路
数字校准
折叠插值
分类号
TN792 [电子电信—电路与系统]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种应用于折叠/插值型ADC的高速宽带采样保持电路
钟科
张正平
《电子产品世界》
2022
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部