基于与异或非图的混合粒度可重构密码运算单元设计

粗粒度可重构密码逻辑阵列(CGRCA)难以兼容细粒度序列密码算法,且在编码环节功能单元容易出现竞争冲突,进而导致阵列的资源利用率低和延迟大等问题。为此,利用与-异或-非图(AXIG)双逻辑表达的优势,该文提出一种混合粒度的可重构的多功能密码运算单元,并在晶体管级进行了实现验证,可兼容现有序列密码算法中非线性布尔函数,在延迟和面积-延迟积(ADP)方面均有提升。设计了可重构与、异或、与非(RAXN)逻辑元件,可同时重构“And,Xor,Nand”等逻辑功能,并提出了RAXN的晶体管级实现方法和版图结构;提出了基于RAXN的功能扩展方法,实现了全加器功能、与/异或3输入逻辑功能以及乘法部分积生成功能,并作为基本功能单元(RAXN_U);结合动态配置和动态调度的思想,利用阵列中互联资源和RAXN_U,设计一种可同时实现32bit加法、8 bit乘法、CF(2^(8))有限域乘法,以及包括S盒在内的复杂非线性布尔函数的混合粒度多功能密码运算单元(RHMCA)。在CMOS 40 nm工艺进行后端定制化设计,实验结果表明,该文提出的多功能单元较传统的实现方法,延迟最好情况优化1.27 ns,面积-延迟积(ADP)值最大提升44.8%。

双肖特基势垒型异或非可重构场效应晶体管研究

为在现有RFET产品基础上寻求改进,设计提出一种高集成的双肖特基势垒型异或非可重构场效应晶体管(BSBRFET),不同于传统异或非门电路,只用单个晶体管即可实现异或非逻辑门功能。采用完全肖特基接触,屏蔽掉热电子发射电流,以带带隧穿电流作为正向导通机制;引入浮动源极来存储、积累电荷。遵循BSBRFET工作原理和输出特性一致性,在实验中对其异或非功能做出验证。与传统RFET相比,此器件能实现更低的亚阈值摆幅、更小的反向偏置电流、更高的开关电流比,在能够实现NXOR逻辑功能同时,对于提高输出特性一致性也具有优势。

AXIG及其基于双逻辑的面积优化

针对逻辑函数基于单一的传统布尔逻辑(TB逻辑)进行逻辑优化的局限性,提出基于TB逻辑和Reed-Muller逻辑(RM逻辑)的双逻辑图形表示的面积优化方法.首先将逻辑函数表示成以"与"、"异或"、"非"为运算集的AXIG(AND/XOR/INV graph),得到逻辑函数的双逻辑图形表示;然后将所得到的AXIG划分成适合TB逻辑和适合RM逻辑的2部分分别进行逻辑优化;最终实现逻辑函数的面积优化.实验结果表明,该方法优于已有的逻辑综合方法.

基于扇区映射的NOR flash磁盘模拟方法

针对异或门非易失性闪存(NOR flash)的特点,提出了一种扇区映射策略。通过在系统中建立一个转换层,将普通的NOR flash模拟成磁盘设备,从而可以在其上部署普通的磁盘文件系统。同时,描述了垃圾收集块选择算法,实现了对NOR flash访问的损耗均衡。对该磁盘模拟方法的系统需求、性能和可靠性做了分析,提出了优化方法。

基于AXIG重构的功耗优化

功耗优化是逻辑综合中的重要部分.针对现有功耗优化仅用单一逻辑实现的局限性,提出一种基于与-非图节点重构和与-异或-非图变量重构的功耗优化方法.首先以功耗为主要优化目标,将逻辑函数表示为与-非图并进行节点重构,得到与-异或-非图实现函数表示由单一逻辑到双逻辑的变换;然后在与-异或-非图中搜索模式图,由变量重构得到其等价模式图;最后根据模式图特征选取最优匹配子图进一步优化功耗.实验在Linux系统下采用C语言实现,结果表明,与优化工具ABC,AIG重写和AXIG优化方法相比,该方法的功耗分别减少24.56%,21.75%和9.39%.