一种基于异构处理器的可动态布署设计与实现

针对卫星支持的多种生活服务需求实时切换、资源灵活智能调用需求,基于无线广域信号服务异构处理器,设计了一种即时高效、动态切换部署处理器功能的方案。通过对大资源FPGA及多片8核DSP多种功能定制结合动态部署设计,实现实时动态可重构处理器系统功能,将5种FPGA应用结合2种DSP应用程序动态组合,配合各功能任务架构需求重建控制、数据链路,完成多任务智能切换。

适用于S-NUCA异构处理器的任务调度与热管理系统

异构多核处理器凭借其高性能、低功耗和广泛的应用场景而成为当前计算机平台的主流方案,且大容量的非均匀缓存架构(S-NUCA)具有较低的平均访问时间。然而,不断上升的晶体管规模给异构多核处理器的资源调度和功耗控制带来挑战,传统的调度算法在面对基于S-NUCA的多核处理器时忽略了核心之间的缓存访问延迟,且传统热管理方案只提供芯片级功率约束,容易使得系统因核心使用率降低而造成性能下降。为此,提出一种适用于S-NUCA异构多核系统、满足热安全约束的动态线程调度机制TSCDM。利用基于动态每周期指令(IPC)值的阶段检测技术,并基于人工神经网络预测线程的IPC值,以获取线程与核心类型的最佳绑定关系,依据S-NUCA缓存特性获得最优映射和基于任务分类的任务迁移策略。在此基础上,TSCDM基于片上热模型为每个核心实时分配功率预算。在HotSniper上运行SPLASH-2性能测试套件进行实验,结果表明,相较于传统调度方案与基于机器学习的调度方案,TSCDM在加速比和资源利用率上均表现出优势,TSCDM中使用的基于瞬态温度的安全功率算法相比传统热安全功率算法能够降低核心热余量,同时处理器的全频段均有更高的能效比。

基于异构处理器的新能源汽车车载终端的研究与设计

基于异构处理器STM32MP157设计新能源汽车车载终端,并搭载4G无线网络模块,实现数据的远程无线传输。文中异构处理器核心按功能定义可划分为实时核心和应用核心。其中,实时核心的主要功能是采集控制器局域网总线(controller area network,CAN)网络上的原始CAN报文数据,应用核心主要负责CAN报文的解析和上传工作,实时核心和应用核心之间通过处理器内部核间通信控制器、硬件信号量及共享内存等硬件外设实现不同核心之间的数据同步和交换。利用设计的新能源汽车车载终端,可实现对新能源汽车整车生命周期的管理和监控。

异构处理器间的一种图形并行生成方法

图形任务计算的复杂性及实时性要求高速计算．文中提出了一种异构处理器间的图形并行生成方法，在层次分割和多主体协作模式下，各处理器并行运作，一方面有效利用了环境中的计算资源，另一方面提高了各处理器的计算并行度．

移动设备中异构处理器平台的能量优化设计

由于移动设备含有多个传感器,系统往往需要运行连续的感知任务。移动设备中的应用处理器能有效地运行计算密集型任务,而对于连续的感知任务将消耗大量的能量。为了提高移动设备的能量利用率,在包含应用处理器和低功耗处理器的异构处理器上提出了一种异构处理器平台能量优化方法。首先,根据处理器平台的实际能耗和理想能耗提出了能量比例因子。其次,提出了含有两个异构处理器平台的应用程序划分方法。最后,通过模拟器实验验证了该方法的有效性。模拟实验表明,由于将感知任务迁移到低功耗处理器上运行,所提出的优化方法能大大提高移动设备的能量利用效率。

基于异构处理器的视频传输系统设计

为了克服多处理器系统传输效率低的问题,满足高分辨率视频的实时编码传输需求.采用单片FPGA+ARM架构处理器,提出一种视频传输系统设计方法,在FPGA中实现视频的采集和编码,在ARM中实现码流的网络封装及传输.该设计方法充分利用了FPGA高速处理大量数据的优势和ARM丰富的设计资源,能以较小的体积实现较高效的视频传输系统,相较于使用多处理器搭建的系统,具有更高的集成度和灵活性.测试结果表明系统运行流畅,基本可以实现视频的实时编码传输.

软件无线电异构处理器平台互连架构设计

针对由GPP/DSP/FPGA组成的软件无线电异构处理器平台中不同处理器间组件移植性差和软件开发复杂度高的问题,设计了符合调制解调级硬件抽象层(MHAL)规范并与软件通信体系结构(SCA)兼容的异构处理器平台互连架构,通过对硬件接口进行抽象和封装为应用软件提供一致的编程接口和通信机制,从而实现软硬件的分离,增强应用软件可移植性。

基于异构处理器的通信信道模拟平台设计

传统通信信道模拟平台主要采用纯硬件设计或纯软件设计,纯硬件设计导致开发周期过长、可扩展性较低、灵活性差等问题,纯软件设计导致系统精度与实际偏差较大、不方便通信系统测试等问题。针对这些不足,提出了一种基于异构处理器的软硬件结合通信信道模拟平台设计方法。该方法使用一片ARM+FPGA的异构处理器,在ARM中使用软件方法实现模拟平台的控制流,在FPG A中使用硬件方法实现模拟平台的数据流,使软硬件的各自优势得以体现,缩短了开发周期,提高了灵活性,同时方便通信系统的直接测试。使用标准仪器对该平台的测试结果表明,信道模拟结果正确有效,AWGN模拟精度达到0.5 dBm,延时精度达到0.1 ns,多普勒频移精度达到1 kHz。

异构处理器多操作系统协同技术研究

随着嵌入式设备应用场景日趋复杂的变化,异构多核架构逐渐成为嵌入式处理器的主流架构.目前,多核处理器主要采用的单操作系统模式在实际应用中存在诸多局限性.为了充分发挥异构处理器的多核特性,针对异构处理器不同核部署相应的操作系统并实现多操作系统协同处理技术至关重要.本文对异构多核处理器(ARM+DSP)操作系统进行了研究,在异构多核平台上成功移植了嵌入式Linux和国产DSP实时操作系统ReWorks;为实现ReWorks与Linux操作系统协同处理,本文对核间通信的关键技术进行分析研究,并以TI公司的AM5718为例,设计了一系列多核异构通信组件.经测试,本文设计的异构通信组件实现了在ARM上对DSP核进行ReWorks操作系统和应用程序的动态加载、Linux与ReWorks核间消息收发、以及Linux与ReWorks的协同计算等功能.

一种基于ZYNQ的异构多核处理器之间的通信方法

随着嵌入式技术的发展以及信号处理技术的发展,测控系统在跟踪、遥测、测距、遥控等任务中,对系统的计算能力以及数据的分发速率等方面的要求越来越高,数据的通信效率已然成为整个测控系统性能的关键性指标之一。异构多核处理器作为一种特殊的处理器架构,它结合了不同类型的处理器,以此提供了更高的计算性能,被越来越多的应用到嵌入式测控系统中。

一种基于异构多核处理器的共享内存设计

随着集成电路技术的日趋复杂化,嵌入式技术实现了从单核向多核的发展,在航空、航天、汽车等领域中,非对称多核处理器已成为现今主流的异构多核处理器架构。非对称多核处理器采用不同类型和不同核心数量的处理器单元,多个处理器运行各自的独立应用程序且相互之间隔离。为了充分发挥异构处理器的多核特性,针对非对称多核处理器不同核部署不同应用,多核之间的通信技术非常关键,因此设计了一种基于异构多核处理器的共享内存实现核间的数据交互,并在实际工程实践中验证了该方法的实用性。

基于麻雀搜索算法的异构多核处理器任务调度

为满足应用程序的多样性需求,提高异构多核环境下的任务调度效率,基于麻雀搜索算法(Sparrow Search Algorithm,SSA),提出一种新的异构多核处理器任务调度算法。该问题是以执行任务完成的时间最短为目标,并使用SSA对其优化。根据任务优先权规则,设计任务分配编码方案,将麻雀搜索空间映射到离散空间,使麻雀搜索算法更能适用于离散的异构多核任务调度问题研究上。实验表明,SSA寻优能力强、收敛速度快、性能好。与目前应用广泛的GA和IPSO相比较,其执行时间分别缩短21.48%和17.52%。在异构多核处理器任务调度领域中具有良好的研究意义,应用前景十分广泛。

失速告警系统应用异构双核处理器的安全性分析研究

飞机失速会影响飞机的飞行安全,失速告警计算机作为失速告警系统的核心控制部件,在失速发生前通过灯光告警、语音告警、振杆器抖动等方式为飞行员提供告警,提醒驾驶员进行操作,避免飞机进入失速状态;按照SAE ARP4754A中研制保证等级的分类,将失速告警计算机某些功能确定为灾难级,确定其研制保证等级定级为A类;采用异构双核处理器进行失速告警计算机的设计,由于ARP4761中的分析方法对相似性设计有着复杂性和难以模拟仿真的问题,故文章设计参照了IEC 61508参考标准,对采用异构双核处理器的失速告警计算机的安全性能进行了梳理和分析;分析研究结果表明,相比于采用传统的单核处理器或同构双核处理器设计的失速告警计算机,选择异构双核处理器进行失速告警计算机的设计有其独有的优势,其优势在于异构双核处理器所具备的“1oo2D”结构,通过计算分析满足失速告警计算机对于高安全性、高可靠性的要求;依照IEC 61508相关标准,结合失速告警计算机的高性能要求,选择正确的分析设计路径,可以确保失速告警计算机的功能安全完整性等级有效达成,为其他航空产品的设计开发提供参考。

面向申威异构众核处理器的矩阵乘分块参数模型

针对矩阵乘计算的编译优化,解决了由于申威异构众核处理器复杂体系结构及存储层次导致的程序优化难问题,过程中循环分块参数对于程序的优化效果极为重要。基于申威最新一代SW26010-Pro异构众核处理器提出了矩阵乘计算分块参数模型,旨在为矩阵乘计算编译优化的计算分解提供分析模型支撑。模型通过对申威处理器上的存储空间及数据传输过程进行分析,能够确定最优循环分块参数,并对数据传输时间及程序执行时间做出预测。测试证明模型能够在存储空间限制条件下得到最优循环分块参数,且程序执行时间预测平均准确率达到了96.87%。

异构多核处理器多发射动态调度技术研究

随着多核处理器片上集成核数的不断增多,并行任务的调度能力越来越成为制约性能提升的关键因素。文章设计一种面向异构多核计算系统的动态任务调度控制器,主要实现动态监控处理单元的负载情况、动态任务唤醒、乱序任务发射、任务写回安全管理等功能;研究一种降低计算任务结果数据回写双倍数据速率(double data rate,DDR)外存储器次数的方法,大幅节省了访存开销,进一步提升了计算性能。仿真及性能测试显示,在典型应用场景下,与已有的无动态调度功能的任务发射控制器相比,实现了显示并行化编程向任务并行的自动化控制过渡,编程友好度显著提高,在不同类型的测试案例中,分别提升了11.3%~37.9%的计算性能。

申威处理器上数据流运行时系统的设计与实现

我国自主研发的新一代神威异构众核计算平台主要采用athread异构编程方法,athread异构编程属于大同步并行模型,难以充分挖掘程序中的细粒度并行性,其采用的同步方式难以实现众核上的任务负载均衡。数据流并行编程模型因其天然并行性、点对点同步的特点能够很好地解决上述问题。基于Codelet程序执行模型和申威主从核架构特点,设计并实现面向申威处理器的数据流运行时系统swTasklet,通过对Codelet功能的进一步细化和对Codelet机器模型到主从核的映射,避免从核阵列上的同步操作,减少同步开销;由主核完成从核计算任务的调度分配,将计算和同步操作分离,保证运行时系统可以和从核计算库的共用。实验以NPB LU程序和向量-向量加作为测试用例,采用相同的优化方法分别对swTasklet和athread实现进行并行化。实验结果表明:在规模较大情况下,LU程序的swTasklet实现版本比athread版本快16%,向量-向量加swTasklet实现版本比athread版本快1倍;使用swTasklet实现的LU并行版本较主核本取得了平均8倍以上的加速,而向量-向量加swTasklet版本较主核版本取得30倍左右的加速。

基于机器学习的异构多核处理器系统在线映射方法

异构多核处理器(HMPs)平台已成为现代嵌入式系统的主流解决方案,其中在线映射或调度对充分发挥其高性能和低功耗的优势起着至关重要的作用。针对HMPs的应用任务动态映射问题,提出了一种基于机器学习预测模型的在线映射调度解决方案。一方面,构建了一个可以快速高效地预测和评估不同映射方案性能的机器学习模型,为在线调度提供支持;另一方面,将该机器学习模型整合到遗传算法中以高效地找到(接近)最优的资源分配方案。最后,通过一个M-JPEG解码器验证了所提方法的有效性。实验结果表明,该方法的平均执行时间相较于常见的轮询调度和抽样调度方法分别降低了28%和19%左右。

基于异构多核处理器的嵌入式数控系统研究

针对传统嵌入式数控系统性能差、可扩展性差、人机界面不友好等特点,结合异构多核技术和现场总线技术的优点,提出并开发了一种基于异构处理器和现场总线技术的嵌入式数控系统。该数控系统运行在异构多核处理器之上,通过在不同的处理器核心上同时运行通用系统和实时系统,采用静态划分的方式将数控系统内部的任务分配到不同的处理器核心上,使用现场总线技术实现嵌入式数控系统与伺服电机之间的连接,简化数控系统与伺服驱动器之间的连线。实验证明,开发的数控系统具有良好的实时性和扩展性,验证了设计的合理性。

一种异构多核处理器的并行流存储结构

异构多核处理器可结合多种处理器体系结构的优势,既保留传统通用体系结构的灵活性,又拥有大量计算资源,可提供更高的峰值计算性能.YHFT64-3异构多核处理器中浮点处理部件18套,峰值计算能力强大,设计与之相匹配的存储系统是一项重大挑战.针对YHFT64-3处理器,本文提出了一种并行流层次存储结构,深入阐述了如何体现应用特点、支持并行数据流处理的存储系统的设计思想和方法,从多个层次实现对并行数据流的挖掘或捕获.测试结果表明,这种存储结构体现了应用特点,能够较好地发挥YHFT64-3处理器的性能,同频情况下(500MHz),YHFT64-3比YHFT64-2性能高2—3个数量级,与1.6GHz的Itanium2性能相当,但代价更低.

异构多核处理器体系结构设计研究

多核技术成为当今处理器发展的重要方向,异构多核处理器由于可将不同类型的计算任务分配到不同类型的处理器核上并行处理,从而为不同需求的应用提供更加灵活、高效的处理机制而成为当今研究的热点。本文从体系结构的角度探讨了异构多核处理器设计中的关键点,从内核结构、互连方式、存储系统、操作系统支持、测试与验证、动态电压调节等方面分析了异构多核处理器对体系结构设计带来的挑战。最后本文针对高性能应用和嵌入式实时应用分析了异构多核在这两种应用中的设计关键点,指出了高性能异构多核在性能提升、内核数量以及嵌入式异构多核在实时性、低能耗需求等方面的设计难点和研究方向。