一种集成4/5和8/9的异步预分频器设计

为了提高频率综合器的性能,基于源极耦合逻辑(Source Coupled Logic)电路设计了一种集成4/5分和8/9分的异步预分频器。通过分析SCL电路结构的工作原理和触发器的不同电路结构,在不降低电路工作频率和不增大电路功耗的前提下,利用模式控制电路和传输门将4/5分频器和8/9分频器集成在一个电路中,拓宽了分频器的输出分频范围。基于TSMC 0.18μm CMOS工艺,利用Cadence Spectre工具进行仿真。该预分频器在电源电压为1.8 V,尾电流源为50μA的条件下,电路最高工作频率可达8 GHz,功耗仅为6 mW。

锁相环型频率综合器中的高速分频器

对锁相环型频率综合器中的高速分频器进行了较为深入的分析.比较了同步分频器和异步分频器,表明了异步分频器在高频应用中的特点.对相位切换型异步分频器中第1级和第2级2分频电路的实现方案进行了仔细分析和对比,并针对Wang提出的2分频电路中存在的电荷分享问题提出了改进方案,仿真显示改进后的电路有效解决了电路中的电荷分享问题.采用Chartered0.35μm2P4MCMOS工艺,对第1级与改进后的第2级2分频电路整体仿真显示,电路的最高工作频率为3.3GHz,电流消耗为1.9mA.