并行CRCC及其在可编程逻辑器件上的实现

介绍一个具有并行处理功能的循环冗余校验编码器 (CRCC)的逻辑设计 ,该并行CRCC的硬件结构采用硬件描述语言 (HDL)描述 ,并用一片大容量可编程逻辑器件 (CPLD)实现。与串行CRCC相比 。