微凸点阵列等效热导率模型及仿真验证

提出了一种基于高密度微凸点阵列的等效建模方法,以提高目前先进封装散热仿真的求解精度。基于傅里导热定律,研究阵列模型中热量传导路径,结合三维几何积分计算,求解出各向异性材料模型纵向、横向热导率的准确表达式,仿真验证最高温度偏差不超过1.659%的同时,降低80%以上的计算资源。通过上述方法,将一种扇出型晶圆级封装结构中的微凸点阵列进行等效替换,网格数降低83.15%,计算时间降低72.98%,关键测试点温度偏差在1.80%以内。等效模型可以在保证高水平的计算精度的同时,降低计算成本,在高集成度的先进封装热管理工作中具有较大实用性。

晶圆级封装微凸点脱落失效分析

随着晶圆级封装的技术发展,其可靠性倍受关注,微凸点的制备作为晶圆级封装实现高密度引出端的关键技术,其制备过程及可靠性至关重要,明确微凸点相关失效的原因对于提升微凸点的可靠性十分关键。针对晶圆级微凸点的拉脱异常失效进行了分析,采用SEM和FIB等分析手段,确定凸点拉脱强度由不足是UBM金属层失效所致,针对UBM失效的根本原因进行了分析,确定存放环境中的水汽对UBM种子金属的侵蚀情况,明确了失效机理,并提出了相关的改进措施,对于提高晶圆级封装微凸点制备的可靠性具备一定的指导作用。

应用于3D集成的高密度Cu/Sn微凸点键合技术

3D-IC技术被看作是应对未来半导体产业不断增长的晶体管密度最有希望的解决方案,而微凸点键合技术是实现3D集成的关键技术之一。采用电镀工艺制作了直径为50μm、间距为130μm的高密度Cu/Sn微凸点,分析了不同预镀时间及电流密度对Cu微凸点形成质量的影响,并使用倒装焊机实现了高密度Cu/Sn微凸点的键合。利用直射式X射线、分层式X射线对键合样片进行无损检测,结果表明键合对准精度高,少量微凸点边缘有锡被挤出,这是由于锡层过厚导致。观察键合面形貌,可以发现Cu和Sn结合得不够紧密。进一步对键合面金属间化合物进行能谱分析,证实存在Cu6Sn5和Cu3Sn两种物质,说明Cu6Sn5没有与Cu充分反应生成稳态产物Cu3Sn,可以通过增加键合时间、减少Sn层厚度或增加退火工艺来促进Cu3Sn的生成。

3D封装中电镀参数对微凸点制备的影响

电子信息技术对封装焊点提出了高密度、高质量、小尺寸、低成本的要求,在此基础上,由二维平面到三维高度上的封装技术应运而生。微凸点的制备是3D封装中非常重要的一个环节。本文通过酸性环境电镀的方法在Cu基板沉积微米级别的Sn层,通过扫描电子显微镜和原子力显微镜观察不同参数下镀层的表面状态,研究分析了电镀参数对镀层表面的影响规律,并得到了不同电镀时间与镀层厚度的关系。最终得到制备质量较高Sn层的最优电镀参数为:硫酸浓度160 g/L,环境温度25℃,电流密度为1 A/dm^2。通过金相法及台阶仪测试法分别测量不同电镀时间镀层的厚度可知,镀层厚度与电镀时间呈正比。

Sn单晶粒微凸点的剪切力学性能研究

微电子先进封装要求微凸点的尺寸不断缩小以满足高密度互连的需求。而微凸点小型化使其微观组织和力学行为都会发生重要变化,进而影响到封装可靠性。通过剪切实验,研究了基体中仅包含一个Sn晶粒微凸点的剪切力学行为及其断裂模式。研究发现在应力和应变速率关系式中,Sn单晶粒微凸点的应变速率敏感度指数m约为0.1,常数值K约为29。Sn单晶粒微凸点的剪切断口表面光滑平整,滑移带分布清晰,属于单晶滑移断裂。研究结果有助于评估Sn单晶粒微凸点的封装可靠性。

Cu/NiW/Sn微凸点界面演变规律研究

利用连续电镀工艺在C194铜片上制备了W含量为33.21%的晶态NiW(c-NiW)合金阻挡层,随后镀纯锡。采用扫描电镜(SEM)、背散射电子成像(BSE)、能谱(EDS)等手段研究了c-NiW合金阻挡层在回流及高温老化试验(HTST)中的界面演变。观察到c-NiW合金阻挡层的界面出现了由Ni、W和Sn组成的新相"亮层"。通过跟踪原子扩散路径以及相图推算,认为"亮层"是以Ni_4W为基体、Sn固溶扩散的三元合金相。Ni_4W原本就存在于c-NiW合金阻挡层中,由于回流以及高温老化过程中Ni不断消耗以及Sn的逐渐扩散,"亮层"开始逐渐形成并显现。推测了Cu/NiW/Sn微凸点界面演变的过程。

用于射频系统级封装的微凸点技术

微凸点是实现高密度射频系统级封装的关键技术。介绍了射频系统级封装对于微凸点工艺的要求,结合钎料球凸点、铜柱凸点和金球凸点的预置与焊接工艺试验过程,讨论了各种微凸点工艺要求、结构特征以及在射频系统级封装中的适用场景,对后续产品工艺设计具有指导和借鉴意义。

用于2.5D封装技术的微凸点和硅通孔工艺

过去几十年里,微电子器件尺寸按照摩尔定律持续减小,已经进入到真正的纳米时代。尽管集成电路的特征尺寸已经进入20nm之下,但是在特定领域,尤其是存储器、FPGA等对资源要求极高的领域,仅仅依靠摩尔定律已经不能满足市场需求。市场永无止境地对在可控功耗范围内实现更多的资源以及更高的代工厂良率提出迫切要求。针对一种新的2.5D封装技术,介绍了其中使用的微凸点(microbump)和硅通孔(through-silicon vias,TSV)等两项关键工艺,并进行了分析。

基于电铸微凸点形貌演变制作微透镜阵列研究

微凸点阵列器件的制备及其一致性是微加工领域的难点问题。使用有限元方法对镍电铸过程中的流场分布、反应离子的物质输运以及电化学反应动力学进行耦合,结合网格变形几何技术,实现了不同电流密度和不同阵列节距微凸点电沉积过程形貌的动态仿真,结果表明:小电流密度有利于形成一致性良好的不同填充比的微凸点阵列。并针对电流密度为1 A/dm2,孔径30μm,深50μm,节距分别为150,180,210μm的微孔阵列进行了电铸实验,得到了不同电铸时间下微凸点阵列的沉积形貌,结果与数值模拟面形演变过程相吻合,同时,所得球面形阵列微凸点的底径误差在5μm以内,表现出很好的一致性。并以金属质球凸阵列为模板,结合翻模技术,提出了一种新的微透镜阵列制作方法。

Cu-Sn-Cu互连微凸点电迁移仿真研究

随着微电子领域朝着微型化的不断前进,产品封装密度越来越高,微焊点的尺寸和间距也日益减小,电迁移现象更加频繁的出现。本文针对一种Cu-Sn-Cu结构互连微凸点,基于ANSYS软件,研究了不同Sn层高度以及结构对称性变化对凸点内部电流密度分布的影响,得到了电流密度在不同结构下的分布规律,为实际电迁移实验研究提供了理论参考。

基于不同键合参数的Cu-Sn-Cu微凸点失效模式分析

电迁移已经成为影响微电子产品可靠性最严重的问题之一,长时间电流负载下,互连金属凸点内部由于空洞、裂纹等缺陷导致产品失效风险提高。为了研究不同键合参数下互连金属微凸点的失效模式,基于CB-600倒装键合机,得到了不同键合质量的芯片,并在不同电流密度负载下进行试验,得到了凸点组织演变行为及失效模式,为产品实际使用过程中可能出现的问题提供了参考。

Cu-Sn-Cu互连微凸点热压键合研究

随着多数产品更高的I/O数需求,微铜柱凸点已经成为倒装芯片领域的主流,而热压倒装焊则是目前使用最多的键合方式之一。针对一款Cu-Sn-Cu倒装芯片,基于日本Athlete公司的CB-600低荷重半自动倒装键合机,以研究芯片键合质量为目标,完成了不同参数条件下的芯片键合样品,并通过光学显微镜和拉剪力测试机对样品的键合质量进行了比较,得到了键合参数对键合质量的影响规律。

整平剂及电流密度对电子封装用铜微凸点电镀的影响

研究了宏观整平剂、微观整平剂及电流密度对铜微凸点表面平整性的影响，探讨了2种整平剂和电流密度对铜微凸点表面的作用机制。镀液组成和工艺参数为：CuS0475g／L，H2s04100g／L，C1-50mg／L，整平剂H和W0～10mg／L，（25±2）℃，60r／min，1～8A／dm2，35min。结果表明，宏观整平剂可促进铜的沉积，微观整平剂则可抑制铜的沉积，二者相互配合可改变电镀过程中镀孔的电力线分布，使电流密度分布均匀。在一定范围内提高电流密度可加快铜微凸点的生长。在6A／dm2下，2种整平剂的质量浓度均为5mg／L时，可制得结晶细腻、表面平整的铜微凸点。

TSV转接板组装工艺对微凸点可靠性的影响

TSV转接板组装工艺过程引起的封装结构翘曲和应力对微凸点可靠性有重要影响。该文采用有限元方法,分析了TSV转接板封装自上至下和自下至上两种组装工艺流程,通过比较工艺应力/应变和翘曲得到较优工艺流程;针对优选工艺流程,分析了不同工艺步微凸点的力学行为,重点关注封装结构中微凸点定位对微凸点可靠性的影响。结果表明:自上至下组装工艺流程较优;微凸点位置设计应尽量避开下填料边缘,当微凸点正好位于TSV上方时,微凸点阵列塑性功密度最低,且分布均匀,微凸点的这种定位设计最为合理。

基于田口法的高密度倒装微铜柱凸点热失效分析

采用有限元模拟法,分析在热循环载荷条件下高密度倒装芯片封装微铜柱凸点的失效行为,并以微铜柱凸点的最大累积塑性应变能密度作为响应,采用3因素3水平的田口正交试验法分析倒装芯片封装的主要结构参数和材料属性对其热失效行为的影响.结果表明,距离封装中心最远处的微铜柱凸点是封装体中的关键微凸点,热疲劳导致的裂纹易在该微铜柱凸点的基板侧焊料外侧形成.底部填充胶的线膨胀系数对微铜柱凸点热失效的影响最大,影响适中的是底部填充胶的弹性模量,最弱的是芯片厚度.

热循环条件下高密度倒装微铜柱凸点失效行为分析

基于圣维南原理,采用全局模型和子模型相结合的建模方针,建立倒装芯片封装的有限元模型.分析热循环条件下微铜柱凸点的应力及应变分布,研究高密度倒装芯片封装微铜柱凸点的失效机理,对关键微铜柱凸点的裂纹生长行为进行分析.结果表明,距芯片中心最远处的微铜柱凸点具有最大的变形与应力,为封装体中的关键微铜柱凸点;累积塑性应变能密度主要分布在关键微铜柱凸点的基板侧,在其外侧位置最大,向内侧逐渐减小,这表明裂纹萌生在基板侧微铜柱凸点外侧,向内侧扩展,试验结果与模拟结果相一致.

Sn-Ag-In微凸点高温时效可靠性研究

采用分步电镀法制备了三种不同组分的Sn-Ag-In微凸点,研究了微凸点在150℃时效至1000h过程中凸点下金属层Cu与焊料基体之间的界面反应,揭示了In的加入对Cu/Sn-Ag-In扩散偶中原子相互扩散以及Kirkendall孔洞分布状态的影响规律,同时研究了高温时效条件下界面反应对微凸点剪切强度的影响规律,分析了微凸点的断裂模式。

用于不同体态芯片互连的凸点制备及性能表征

随着轻量化、小型化及模块功能多样化的发展,由二维平面到三维高度上的先进封装技术应运而生。微凸点作为实现芯片到圆片异构集成的关键结构,可有效缩短信号传输距离,提升芯片性能。利用电沉积法在Si基板上以Cu作支撑层、Ni作阻挡层淀积微米级别的Au/Sn凸点,所制得的多层凸点直径约60μm、高度约54μm,其高度可控、尺寸可调,并研究了Die内凸点高度的一致性,同时对凸点进行了剪切强度和推拉力测试。结果表明,Die内凸点高度均匀性≤2%,剪切力可达61.72 g以上,与化合物芯片(另一侧为Au)键合后推拉力可达7.5 kgf,可实现与化合物芯片的有效集成。

微系统封装关键工艺设备发展现状及国产化分析

以硅通孔(TSV)、再布线(RDL)、微凸点(Bumping)、封装组装为典型特征的微系统封装技术已成为后摩尔时代集成电路发展的新趋势,其实现途径的主要基础工艺包括光刻、刻蚀、薄膜沉积、电镀、键合、减薄等。从微系统封装工艺出发,系统梳理了主要工艺设备需求、发展现状以及国产化进展。通过现状及趋势的分析对比,认为微系统封装技术已进入行业发展机遇期,其所需的工艺设备对制程节点要求相对较低,对设备种类要求较多,可作为制造设备国产化的重要平台大力发展,提升半导体产业链供应链韧性与安全水平。

基于硅通孔的信息处理微系统关键技术研究

研究依托硅通孔实现信息处理微系统的技术。概述了传统信息处理系统小型化集成实现方式及新需求下所面临的发展瓶颈,依托“拓展摩尔定律”(More than Moore)战略成为信息处理系统具备高密度、多功能、多工作模式能力的重要实现方式,硅通孔TSV(Through Silicon Vias)为上述需求提供了重要的支撑手段;着重阐述了信息处理类微系统的优势和设计、实现、测试等方面的关键技术,并展示了已实现的多种信息处理微系统产品组成形态,最后对信息处理微系统产品的应用前景进行了展望,阐述了关键技术对信息处理微系统实现支撑的优越性。