质子与金属布线层核反应对微纳级静态随机存储器单粒子效应的影响分析

金属布线层对微纳级静态随机存储器(static random access memory,SRAM)质子单粒子效应敏感性的影响值得关注.利用Geant4针对不同能量(30 MeV,100 MeV,200 MeV和500 MeV)的质子与微纳级SRAM器件的核反应过程开展计算,研究了核反应次级粒子的种类、线性能量传输值(linear energy transfer,LET)及射程情况,尤其对高LET值的核反应次级粒子及其射程开展了详细分析.研究表明,金属布线层的存在和质子能量的增大为原子序数大于或等于30的重核次级粒子的产生创造了条件,器件体硅区中原子序数大于60的重核离子来源于质子与钨材料的核反应,核反应过程中的特殊作用机理会生成原子序数在30至50之间的次级粒子,且质子能量的增大有助于这种作用机理的发生,原子序数在30至50之间的次级粒子在器件体硅区的LET值最大约为37 MeV·cm^2/mg,相应射程可达到几微米,对于阱深在微米量级的微纳级SRAM器件而言,有引发单粒子闩锁的可能.研究结果为空间辐射环境中宇航器件的质子单粒子效应研究提供理论支撑.

65nm双阱CMOS静态随机存储器多位翻转微束及宽束实验研究

利用微束和宽束辐照装置分别对两款65nm双阱CMOS静态随机存储器(SRAM)进行重离子垂直辐照实验,将多位翻转(multiple-cell upset,MCU)类型、位置、事件数与器件结构布局相结合对单粒子翻转(single-event upset,SEU)的截面、MCU机理进行深入分析。结果表明,微束束斑小且均匀性好,不存在离子入射外围电路的情况;NMOS晶体管引发的MCU与总SEU事件比值高达32%,NMOS晶体管间的电荷共享不可忽略;实验未测得PMOS晶体管引发的MCU,高密度阱接触能有效抑制PMOS晶体管间的电荷共享;减小晶体管漏极与N阱/P阱界面的间距能降低SRAM器件SEU发生概率;减小存储单元内同类晶体管漏极间距、增大存储单元间同类晶体管漏极间距,可减弱电荷共享,从而减小SRAM器件MCU发生概率。

海力士研发出40纳米级存储器芯片

南韩海力士半导体公司（Hynix Semiconductor）日前宣布，已使用最细微技术研发出全球密度最高存储器芯片。海力士这种崭新的“DDR3DRAM”（DDR3动态随机存取存储器）芯片采用的技术能让互联线相距仅40纳米，细微度是目前产品的1／5。

边界扫描SRAM簇板级互连测试研究

由于边界扫描结构的复杂与费用的关系,在现代电子电路中广泛使用的静态随机存取存储器还很少包含边界扫描结构。本文提出了一种能完全实现SRAM簇互连测试的方法,该方法能检测SRAM簇控制线、数据线和地址线的板级互连故障,且测试长度较短。

SRAM单粒子锁定效应电路级防护设计研究

高密度CMOS工艺SRAM对单粒子锁定极端敏感的特性使其在空间应用时必须采取相应的防护策略。对于抗辐照能力较弱的CTOS,电路级防护成为提高系统可靠性的一项重要内容。利用激光单粒子效应试验装置,对CYPRESS公司的CY62167DV30LL型SRAM开展了一系列单粒子锁定效应试验。通过对试验结果进行线性拟合,计算出该款SRAM维持电压为1.5~1.6 V,维持电流为9.9~11.2 mA。根据维持电流、维持电压、工作电流、工作电压,对能否采用电路级防护做出判断。提出了电源限流和分压电阻两种电路级防护方法,并定量计算出电源限流取值和分压电阻取值范围。以往文献中电阻只是作为锁定被触发后限流的一种手段,并不能阻止器件发生锁定,本研究发现在满足一定条件下分压电阻可达到退出锁定的目的。两种防护方法均通过脉冲激光试验进行了验证。

单粒子翻转二维成像技术

为了给星用半导体器件不同区域的单粒子翻转(SEU)机理研究提供一种高效、可靠手段,基于北京HI-13串列加速器,从重离子微束辐照技术和存储器单粒子效应检测技术这2方面,对微电子器件SEU二维成像测试技术进行了研究,建立了基于虚拟技术的测试系统。利用该成像技术,对国产2 kbit静态随机存储器(SRAM)的SEU敏感区域进行了实验研究,结果与理论结果及以往手动测试实验结果一致。

基于预测缓存的低功耗TLB快速访问机制

基于存储器访问局部性原理,提出了一种基于预测缓存的低功耗转换旁置缓冲器(TLB)快速访问机制。该机制采用单端口静态随机存储器(SRAM)代替传统的内容寻址存储器(CAM)结构,通过匹配搜索实现全相连TLB的快速访问,在两级TLB之间设计可配置的访问预测缓存,用于动态预测第二级TLB访问顺序,减少第二级TLB搜索匹配的延时,并有效降低第二级TLB访问功耗。采用该机制明显降低了TLB的缺失代价,当第一级TLB缺失时访问第二级TLB的平均访问延时接近1个时钟周期,约为原有平均访问延时的20%,增加的面积开销仅为原内存管理单元的1.81%左右,具有低成本、低功耗的特征。

SRAM单元的单粒子效应三维敏感区形状参数模拟仿真方法

为揭示静态随机存储器(SRAM)辐射效应以及内部电荷收集变化规律,从而为器件辐射效应及加固提供有效的仿真数据支撑,针对器件在轨单粒子翻转(SEU),提出一种SRAM单元的三维敏感区形状参数模拟仿真方法。首先通过器件级和电路级仿真相结合的手段,利用计算机辅助设计(TCAD)构建三维模型;然后通过仿真获得重离子从不同方向入射后的单粒子瞬态电流,将此电流作为故障注入到65 nm SRAM单元的电路级模型中仿真SEU;最终得到65 nm SRAM单元的单粒子效应(SEE)三维敏感区形状参数。

安森美半导体的先进音频处理SoC提供更优越的移动设备体验

2015年10月28日一推动高能效创新的安森美半导体（ON Semiconductor，美国纳斯达克上市代号：ON），已推出最新的高分辨率音频处理系统级芯片（SoC），具有1656KB静态随机存储器（SRAM）和高电源能效的硬件加速功能，为智能手机、可穿戴配件和录音机等设备节省更多空间和延长电池使用时间。

基于双MCU与双端口SRAM的高速传感系统设计

随着半导体设备的广泛使用,对传感器测量系统的需求也大大增加,传统的传感器测量系统将MCU(微控制单元)与传感器组合使用,用于实时采集、处理和分析数据,但是受限于存储容量、处理速度、测量精度等无法满足高速实时处理数据的需求。基于此,设计了一种基于双端口SRAM的高速传感系统,使用双MCU结合双端口SRAM结构实现更高的数据吞吐量和更快的处理速度。测试表明,在相同主频和相似程序工作流程下,双MCU传感系统比单MCU传感器测量系统的工作时间更快,且双MCU系统完成相同工作所需的时间随着芯片的主频的降低,差距成倍增加。研究结果为采用低主频芯片实现高实时性响应系统提供了思路。

产品追踪

美国Micron科技公司日前推出400MHz倍速数据频率(DDR)静态随机存储器(SRAM),该产品利用Micron的6晶体管单元工艺生产,其4MB SRAM有153管脚BGA封装的256Kx18和128Kx36两种型号,芯片供电电压为3.3伏或2.5伏,输入输出电平为2.5伏。

有助于采用65nm工艺的嵌入式SRAM稳定运行技术

瑞萨科技公司开发出一种有助于采用65nm制造工艺生产的SRAM（静态随机存取存储器）实现稳定运行的技术。新技术采用了一种直接图形成型布局和读辅助及写辅助电路，以克服采用精细特征工艺技术时由于晶体管固有特性可变性带来的SRAM不稳定问题。采用65nm工艺的存储单元测试芯片包含一个8MB6晶体管型SRAM，利用该芯片对稳定运行能力进行了验证。测试数据显示，利用这种设计方法可以在大批量生产时实现宽泛的整体Vth的可变性——与不采用该方法的情况相比产量可提高两倍以上。其应用包括用于微处理器和系统级芯片（SoC）器件的嵌入式SRAM。