基于混合忆阻器-CMOS逻辑的全加器电路优化设计

将一种电压阈值型压控双极性忆阻器模型与CMOS反相器进行混合设计,实现了"与"、"或"、"与非"、"或非"基本逻辑门。通过构建"异或"逻辑门新结构,提出一种基于混合忆阻器-CMOS逻辑的全加器电路优化设计方案。最后,分析忆阻器参数β,Vt,Ron和Roff对电路运算速度和输出信号衰减幅度的影响,研究了该优化设计的电路功能和特性,经验证模拟仿真结果与理论分析结果具有较好的一致性。研究结果表明:全加器优化设计结构更简单,版图面积更小,所需忆阻器数量减少22.2%,CMOS反相器数量减少50%;增大参数β值可提高运算速度,增大忆阻值比率Roff/Ron可减小逻辑输出信号衰减度。

混合忆阻器-CMOS逻辑运算的优化设计研究

基于混合忆阻器-CMOS设计成的典型逻辑门在输出端的忆阻器存在泄露电流,导致运算输出信号幅度产生衰减,引起多级互联电路逻辑运算混乱甚至出错。为了解决这一难题,文中提出采用变形逻辑运算表达式,以CMOS反相器可实现的“非”逻辑操作完成输出端信号传递这一方案,改进了电路运算设计结构但不改变电路运算的复杂度。进而以“异或”、“异或非”逻辑门和一位全加器为例,以理论分析、新电路结构设计和PSpice软件模拟仿真三者共同验证了该方案的有效性。研究结果表明,该方案很好地解决了级间连接忆阻器的泄露电流,有效降低了逻辑运算信号的衰减现象,且改进设计的电路逻辑功能正确,运算准确性得到提高,输出信号低电平近似为0 V,高电平达1.8 V,均接近理想值,有利于实现新型高性能复杂逻辑运算的设计、开发和大规模集成应用。

基于忆阻器-CMOS的通用逻辑电路及其应用

忆阻器是一种具有阻值开关特性的信息存储器件.由于忆阻器件具有可变电导性,其组合电路可应用与逻辑运算.本文提出了一种新的忆阻器-CMOS逻辑电路,能够在同一电路中同时实现ANDOR-XOR-XNOR 4种基本的逻辑操作.相较于MAD Gates, MRL, IMPLY逻辑电路,忆阻器数量和功耗均有大幅降低,电路性能更优,电路效率大幅提高.在此基础上设计了一种新的全加电路及二值图像加密电路.与现有忆阻器逻辑加法电路相比,本文设计的加法电路在元件数量上同样具有极大的优势.本文设计的二值图像加密电路能够用两种不同的加密方式实现图像加密,密钥与电路相互独立,提高了加密结果的可靠性.