一个基于快表的PMI+PKI访问控制框架

提出了一种基于快表机制的PMI+PKI安全访问控制模型。该方案通过使用带有缓冲功能的快表机制,使应用PMI+PKI技术的Web站点自身具有验证证书状态和分配权限的功能,从而使大量的验证工作可以就地进行,避免证书多级认证造成的网络瓶颈和减轻了CA的负担。

利用快表软件构建传输维护数据报表平台

2016年,为了更好的提升工作效率,减少纸张浪费,进一步推进无纸化办公在日常工作中的应用,微波传输总站利用快表软件搭建了传输维护报表平台。本文重点介绍了如何利用快表软件构建传输维护报表平台。

快拨表机分针移位的解决办法

本文分析了快拨表机产生分针移位问题的原因，并论述了解决此问题的方法。

新型装配式CRTSⅢ型板式无砟轨道“直铺法”施工技术

以货运重载铁路新建铁路临沂临港铁路工程为实例,设计研发了一种新型的装配式CRTSⅢ型板式无砟轨道结构,采用预制装配式底座板,通过集中化、工厂化、机械化的生产方式,极大减少了支撑、模板等周转料具的投入,同时提高了混凝土施工质量。创新提出并应用了路基表层、底座板、轨道板间设置锚固体系限位,底座板与路基表层间设置快凝微表处混合料找平层结构,轨道板与底座板间设置橡胶与聚氨酯组合的减振垫结构等技术,可充分地利用路基沉降评估期的技术间歇时间,开展线上工程与线下工程平行施工,解决传统工艺无法连续作业和高效转序的技术难题,实现了无砟轨道快速化、经济化、优质化的建造目标。

移动IPv6路由技术的分析与改进

对移动IPv6的基本工作机制以及关键的路由技术进行了分析,并提出了在支持IPv6的路由器中引入快表机制,保存漫游到该路由器所在子网中的移动节点的相关信息。然后通过快表和路由表的查询,解决了移动IP中的“三角路由”问题,尤其是对发送节点和移动节点同在一个异地网络的情况,效果理想。

基于ARM存储结构的MP3程序性能优化

针对ARM存储系统的结构和MP3解码程序的特性,提出在S3C24A0上通过TLB,Cache和Write Buffer的有效使用,实现MP3解码程序性能优化,并且通过量化的比较得到一个可靠的结论。同时分析数据一致性问题,针对各种引起数据不一致的情况提出相应的解决方案。

分页式存储管理的分析

该文提出了一种不连续分配内存的方式——分页式存储管理,并且讨论了它的基本思想和地址转换,最后提出了该存储管理的缺点。

分页存储管理系统中内存有效访问时间的计算

为让学生更好地掌握分页系统的基本原理,针对分页存储管理中的内存有效访问时间的计算问题,对基本分页存储系统和请求分页存储系统分别进行了探讨,总结了多种情况下内存有效访问时间的计算公式,并通过案例加以分析应用。通过分析,使学生对分页存储管理系统的实现过程更加清晰。

基于外部共享Cache的多处理机Cache一致性协议

基于外部共享C ache的多处理机C ache一致性协议实现了按需求传送数据的目的,从而避免了无效数据的盲目传送,只有处理机在发生读缺失或发现数据已被其他处理机更新,与自身私有C ache数据不一致时,才通过系统总线传输数据,变被动数据更新为主动按需更新,大大减轻了系统总线的传输压力。并且本方法简单易行,协议算法容易实现,特别是将维护C ache一致性的目录表,从内存慢表变成C ache快表,减少了处理机因频繁的读缺失造成的系统开销,提高了处理机工作效率。

针对嵌入式系统的低功耗存储器管理单元设计

针对Linux操作系统,实现了面向32位RSIC嵌入式处理器的低功耗存储器管理单元。通过在指令快表中增加预比较电路,提高了处理器连续访问同一虚拟页面时的地址转换效率,降低指令快表命中时的功耗37.07%。两级比较结构的内容寻址存储器与传统结构相比,在失效和命中时分别可以取得44.98%和74.94%的功耗节省。该文设计的存储器管理单元能够很好地和Linux配合,完成地址映射及存储权限管理。

针对嵌入式系统的存储器管理单元设计

针对Linux操作系统,实现了面向32位RSIC嵌入式处理器的存储器管理单元。通过在指令快表中增加预比较电路,提高了处理器连续访问同一虚拟页面时的地址转换效率。快表失效时,设计了专门的硬件来实现页表查询及快表填充,处理速度明显优于软件。论文设计的MMU能够很好地和Linux配合,完成地址映射及存储权限管理。

轻松计算分页虚拟存储中数据的平均访问时间

本文结合生活中的实际事例,透彻讲解分页式虚拟存储及相关概念,从而使学生更清晰地了解CPU访问数据的各种情况,实现轻松计算分页虚拟存储中数据平均访问时间的计算。

一种高速低功耗内容寻址存储器的设计

提出了一种适用于TLB的低功耗内容寻址存储器电路,该电路用两级比较的方法实现TLB的查找功能.由功耗模型的分析得到低功耗CAM的最优设计参数,通过减小电压摆幅的办法进一步降低功耗.电路在0.18μm 1P6M标准CMOS工艺上实现,仿真结果表明64路TLB的最大比较延迟为0.983 ns,功耗为4.59μW/bit.