基于可观测性无关项的快速逻辑优化实现策略

在对可观测性无关项相关问题进行研究的基础上,通过计算逻辑网络中门的可观测无关项,得到最大允许函数集,依此来消除网络中冗余门,进行逻辑设计优化。同时对已有算法做了一定改进,给出了SANDTNT算法,以适用大输入和输出变量逻辑网络的优化。

一种改进的快速逻辑综合算法

逻辑综合是数字系统自动化设计的重要理论之一。通过对经典的改进Q M算法的潜心探索和深入研究 ,结合在线式PLD芯片解析这一实际课题 ,提出了几点改进 ,使得软件在运行速度和空间占用上有了很大改进。经过实践检验 ,该软件运行结果正确 ,符合PLD解析系统的要求。

一种基于多值RRAM的快速逻辑电路

针对移动物联网设备,提出一种基于多值RRAM的快速逻辑电路,以实现非易失性存储与快速逻辑运算。利用RRAM多值存储特性,采用Crossbar结构,实现了简单快速的译码器与高存储密度查找表,使逻辑电路具有较快的运算速度和较小的面积。基于该结构实现了4位、8位和16位的乘法器,其外围电路采用SMIC 65 nm CMOS工艺实现,而其核心多值RRAM则采用Verilog-A模型模拟。仿真结果表明,与传统CMOS逻辑电路相比,基于多值RRAM的16位乘法器的速度提高了35.7%,面积减少了14%。

一种基于环形振荡器的轻量级高效率的真随机数发生器

真随机数发生器(TRNG)作为芯片中重要的安全组件,在现代加密系统中扮演着越来越重要的角色。对于TRNG的设计,关键是需要熵提取器可以在恶劣的环境变化(如工艺波动、电压和温度(PVT))下稳定地生成熵值。基于Xilinx FPGA平台提出了一种基于环形振荡器的低成本,高效率真随机数发生器。TRNG一方面通过快速进位逻辑来提高熵提取的效率,另一方面通过优化电路结构和延迟,在以相对较低的资源开销情况下实现可观的吞吐量和随机性。TRNG分别在多块Xilinx Virtex6 FPGAs和Xilinx Spartan6 FPGAs上进行验证,实验数据测试结果表明,所提出的TRNG能够在广泛的PVT范围内表现出良好的鲁棒性,且生成的随机比特流不仅以相当高P值通过NIST SP800-22统计测试套件,而且可以通过最新的NIST SP800-90B测试。

TABULAR TECHNIQUES FOR OR-COINCIDENCE LOGIC

The map folding method for the conversion between Boolean expression and COC expansions is analyzed. Based on it, the tabular techniques are proposed for the conversion between Boolean expression and COC expansion and for the derivation of GOC expansions with fixed polarities. The Fast Tabular Technique (FTT) for the conversion from the Boolean expression to the GOC expansion with the required polarity is also proposed. The simulative result shows this FTT is faster than others in references because of its inherent parallelism.