基于FPGA的PCI总线仲裁器设计

利用现场可编程门阵列(FPGA)设计PCI总线仲裁器,以适应各种不同要求的应用场合。遵循总线仲裁循环优先级算法原则,选用分布式仲裁结构,利用VHDL语言将PCI总线、总线仲裁器和功能模块进行联合优化设计,实现基于FPGA的PCI总线仲裁器。

高可用冗余热切换CompactPCI系统总线仲裁设计

CompactPCI(以下简称CPCI)高可用冗余热插拔系统平台 ,采用 1+1双主系统槽冗余热切换结构 ,支持主系统槽冗余备份、故障板隔离、热切换以及动态配置 ,达到 99.999%的高可用性 .高可用系统总线仲裁器的设计是保障该系统热切换的关键逻辑 ,其性能直接影响整个系统的可靠性和传输带宽等指标 ,本文提出了一种CPCI总线仲裁器 ,并在EPLD(erasableprogrammablelogicdevice可编程逻辑器件 )中实现该逻辑 .实际测量的结果表明该方案是一种公平、高效的总线仲裁器 ,完全满足高可用CPCI系统平台的要求 .

多单片机公共总线系统及总线仲裁逻辑的GAL实现

:讨论了公共总线多单片机系统 ,该系统由 80 96 / 80 5 1单片机主模块、共享存储器、共享 I/ O、总线接口及仲裁器构成 .重点分析了总线接口逻辑和判优逻辑及 GAL

基于CPLD的多单片机总线仲裁的设计与实现

讨论了多单片机系统的几种互联方案 ,并设计了公共总线方案 ,给出了系统的总体结构框图 .在总线仲裁机构设计中应用了复杂可编程逻辑器件CPLD ,固化了和总线仲裁有关的总线逻辑关系 .从而节省了大量的元器件 ,保证了设计的高可靠性、系统的可维护性和升级的能力 ,而且保证了总线模块在其它嵌入式多机系统中的可移植性 ,并给出使用状态机进行设计的详细过程及仿真结果 .

i860多机系统中串行链循环优先权总线仲裁器

本文介绍了一种总线仲裁器的逻辑电路。它具有仲裁开销小，扩展性好，各模块公平占用总线等特点。很适合应用于共享总线的多处理器系统中。

多机系统中的总线仲裁技术

讨论了多机系统中的总线仲裁并行、串行、查询、令牌环等方法，并给出了它们在实际的同步系统中应用时的特殊电路．

多微处理器系统中总线仲裁逻辑的设计

本文给出了一种多微处理器体系结构,重点讨论了多微处理器间信息交换和仲裁逻辑的实现机制及具体设计步骤,并给出了具体实现的硬件逻辑电路及交换的时序图。实际运行表明:该仲裁逻辑电路具有仲裁开销小、扩缩性好、可靠性高等特点;它完全能满足高性能的测控系统和各种高精度的智能仪器仪表的特殊要求。

多处理机系统的总线仲裁机构

多处理机系统的总线仲裁机构的设计和使用直接影响系统的效率.本文介绍了多处理机系统的总线仲裁机构的原理及串、并行两种方式的总线仲裁器.分析了总线仲裁机构可能发生的错误动作.最后给出一个系统总线接口的设计实例。

LT 8289总线仲裁器研制

LT8289总线仲裁器是为8086/8088多重设备/多重处理系统配套的接口电路。它为多总线主设备系统以及远程方式下的8089 IOP提供总线仲裁,它还具有双极型的缓冲与驱动能力。该电路在工艺上采用了PI为介质的双层布线及薄层外延等技术。芯片面积3.0×3.1mm^2,元件数近900个。

CDMA2000基站模块中PCI总线仲裁问题的研究

文章从一个CDMA2000基站中BTS与BSC接口模块出现的业务中断的故障出发,经过反复的测试以及细致的分析,最终将故障原因定位为PCI总线仲裁方面的异常,并深入分析故障的根源,提出解决问题的方案。文章提出的解决方案以及定位故障过程中积累的宝贵经验,可作为分析、应用PCI总线的参考,对于其它类型的总线设计具有一定的实际应用价值。

总线仲裁器8289在火控计算机中的应用

介绍总线仲裁器8289在火控计算机中的工作方式及其优先级的控制。说明总线仲裁器根据其优先权的高低对处理机请求使用系统总线的情况进行裁决。

用CPLD实现PCI总线仲裁器

介绍了PCI总线仲裁的工作机制,并且根据旋转优先算法用VHDL语言进行CPLD设计,通过作者实际研发项目WAS(无线应用服务器)单板的应用,论证了其可行性和稳定性。

混合优先级PCI设备的总线仲裁算法及其Stateflow~建模

提出了一种PCI总线的混合优先级仲裁算法,并将该算法应用于某视频监控主机的PCI总线系统,建立了其基于Stateflow的模型。该算法是固定和循环优先策略的有机结合,因而它既继承了前者的设备优先级属性的存在差异化的事实也体现了后者的设备优先级属性获取上公平性。仿真试验表明了该PCI总线策略的可行性和模型的正确性。

一种改进的高速彩票总线仲裁器

随着半导体工艺的发展,片上系统(System-on-Chip,SoC)内部集成的不同功能IP(Intellectual Property)核越来越多。各IP核通过总线方式连接,多核同时抢占总线很大地制约了片上系统的性能。高效的总线仲裁器可以解决多核抢占总线引起的冲突和竞争问题,提升片上系统性能。该文提出一种改进的高速彩票总线仲裁器。使用4相双轨协议代替时钟实现彩票抽取机制以防止彩票丢弃,采用异步流水线交叉并行的工作方式以提升工作速度。在NINP(NonIdling and NonPreemptive)模型下通过65 nm CMOS工艺的Xilinx Virtex5板级验证,相比经典彩票仲裁器和动态自适应彩票仲裁器,具有更好的带宽分配功能,有效避免"撑死"和"饿死"现象,工作速度提高49.2%以上,具有一定的功耗优势,适用于有速度要求的多核片上系统。

基于EPLD的PCI总线仲裁器的设计与实现

以自行研制开发的 ＰＣＩ高速总线背板为背景，系统地论述了 ＰＣＩ总线的仲裁机制、总线的缺省占用、仲裁信号协定及优先级仲裁算法，给出了采用 Ｅ Ｐ Ｌ Ｄ实现仲裁器功能的编程设计。

PCI总线仲裁器的设计与实现

基于Altera的CPLD器件的PCI总线仲裁器设计，实现仲裁器的AHDL编程，并结合仿真结果对PCI总线的仲裁进行了论述。

一种固定优先级分布式总线仲裁器的设计方法及性能评价

在多处理机系统中，总线仲裁器直接影响着系统性能。本文提出了一种固定优先级分布式总线裁决器的设计方法。最后，通过几个实例对其适应性及其性能作了简要分析。

LC82C89总线仲裁器的设计分析

LC82C89总线仲裁器是80C86系列微机电路的重要支持电路之一。本文主要论述了该电路的外引线功能、功能分析、工作方式分析及设计特点等。

一种FIFO队列的总线仲裁器的设计

本文基于总线仲裁机制和常用的仲裁协议提出了一种混合优先级仲裁算法,和队列相结合的总线仲裁的解决方法,这种设计方法即保证了高优先级主设备的优先性,又保证了其他主设备的公平性,同时也避免了"死锁"和"饥饿"现象。本文详细介绍了此算法的设计过程和仿真结果。

使能PCI总线仲裁器核的VHDL程序

本设计实例描述了一个PCI2．2总线仲裁器的VHDL实现方法（图1）。任何PCI系统都可能有一个或多个PCI主控设备。多数设备可以用作目标主机，但必须有一个设备作PCI总线的启动设备，或叫主设备。通常只有微处理器或高级DSP才能同时完成PCI主设备和目标模式．它们可能要带一个PCI仲裁器。PCI仲裁器核与33MHz和66MHz PCI系统接口，支持多达六个PCI总线主控，