一种低功耗抗串扰的自适应时空总线编码方法

深亚微米片上总线的功耗、布线面积约束和线间串扰是限制总线数据吞吐率的关键因素,为此该文提出一种自适应时空编码方法以降低总线的串扰延迟和功耗。该方法首先采用空间编码将总线分割为两个子总线,从而减小了恶性串扰发生几率;然后通过恶性串扰判决器分别判断子总线的原码数据及反码数据是否存在恶性串扰：对于任意子总线的原码数据与反码数据均存在恶性串扰的情况,传送屏蔽字;否则,选取无恶性串扰且动态功耗小的总线数据形式并传送。采用SPEC标准数据源对算法进行了评估,该方法在消除恶性串扰的同时使总线数据吞吐率提高了62.59%~81.62%,功耗比同类方法降低14.63%~54.67%,对于32位数据总线,仅需7根冗余线,在动态功耗、布线资源和性能方面获得了有效的优化。

低功耗总线编码技术

为了降低总线翻转率通常对总线进行编码。B-I编码是这些编码方法中比较简单实用的一种编码方法。但在连续传输时,它对翻转率降低不明显。该文对B-I编码加以改进,在编码前进行连续与非连续的判断。在连续传输时采用渐进零翻转编码,从而使得总线进行连续传输时翻转率接近为零。改进后的编码对同一段程序,相对于B-I编码翻转率进一步下降了28.7%,面积增加了18 225μm2。

联合不等能力保护和串扰避免的片上总线编码设计

在深亚微米工艺时代,线间串扰限制了片上互连总线的传输速率,增加了功耗,同时也影响了传输可靠性。针对基于存储转发路由策略的片上网络,采用一个统一编码框架,将不等能力保护码与串扰避免码进行联合设计,以得到高速、可靠和低功耗的片上总线编码方案。通过采用SMIC0.13μmCMOS工艺的仿真结果表明,在同等可靠性要求下,对10mm32bit并行总线采用联合编码方案与未编码方案相比,可以获得38.25%的功耗改善和1.589倍的速度提升。

基于自适应重排的低功耗地址总线编码

为了降低大负载地址总线的功耗,提出了一种新的低功耗自适应偏移量总线编码方法.该编码方法采用排序数列索引进行偏移地址总线的自适应重排,通过冗余线实现最佳排序数列至存储器地址接收端的传送,相对于传统的地址总线编码方法,具有更低的总线翻转频率.验证结果表明,采用自适应偏移量总线编码,地址总线的翻转频率降低了86.6%,功耗减少了69.2%,编码器本身的动态功耗和面积相当小,有效地实现了地址总线的低功耗工作.

快速校正高炉炉顶总线编码器方法的应用

随着总线检测技术的突飞猛进,现代冶金生产中越来越多的使用总线型编码器,对运转精度要求较高的设备状态进行检测;为了实现高炉炉顶布料设备检测角度值快速校正,提高高炉布料系统运行稳定性,降低总线系统故障对高炉生产的影响;经过对布料设备及工艺特点的研究,通过完善布料设备检测角度校正自动控制程序;实现快速校正高炉炉顶总线编码器码值的方法。

4位总线编码技术及其在遥测系统中的应用

本文简述了ＤＴＭＦ编解码原理，介绍了采用ＤＴＭＦ编解码技术总线的遥测系统的组成及其工作原理，并对其应用前景进行了展望。

基于非冗余排序的地址总线的功耗优化编码

提出了一种新的低功耗非冗余排序总线编码方法,通过对改进的偏移地址线的动态重排以降低具有高负载的地址总线的功耗.该编码方法根据偏移地址的值域对地址总线的低位进行优化重排,通过高位地址总线传送排序矢量至存储器的地址接收端,相对于传统的地址总线编码方法,具有更低的总线跳变率.实验结果表明,采用所提出的非冗余排序总线编码,地址总线的跳变率降低了88.2%,功耗减少了76.1%,有效降低了地址总线的功耗.

面向总线翻转编码的低能耗指令调度方法

能耗是设计嵌入式系统不可忽视的一个重要方面.针对嵌入式设备主要能耗来源之一的总线能耗,提出了一种基于总线翻转编码的低功耗指令调度方法.该方法以程序执行频度的profile信息为指导,利用数据随机性增强算法调度指令,获得适应总线翻转编码的指令序列,既减少总线翻转次数,又获得较为平衡的总线使用率,最终达到节约能耗的目的.以MiBench测试用例集为基准进行的对比实验可以看出,该方法能够有效地减少总线翻转次数.相对于未编码优化的arm-linux-gcc的指令序列,平均优化率可达到26%左右.相对于VSI+BI方法,平均优化率也能达到10%以上.

一种抑制总线串扰的自适应时空编码方法

片上总线互连线间逐步增强的线间耦合效应加剧了总线信号串扰。本文根据互连线串扰模型,提出先传送奇数位信息,再传送偶数位信息,双时钟周期发送恶性串扰总线数据的自适应时间编码方法。在消除恶性串扰的同时,减小了总线自翻转能耗。并结合码本编码,获得一种自适应时空编码方法。仿真结果显示该方法的时间节省率达到30%以上,能耗节省率为4%～38%。对于32位数据总线,该方法仅需6根冗余线。

基于时分复用技术的低功耗数据总线FV-BI自适应编码

对频率值（frequent value,FV）编码技术进行了改进,并结合总线反转（bus invert,BI）编码技术的优点提出了FV-BI自适应总线编码,利用时分复用技术解决了多套数据总线混合编码问题和需要两根额外数据线问题。基于基准测试程序、图片及音视频和随机数的测试,结果表明提出的FV-BI自适应总线编码技术能降低22%-53%的开关活动,相比单独FV编码和BI编码技术开关活动降低2-4倍。利用Matlab软件和PrimePower软件,在0.18μm工艺下针对不同互连线长度进行行为级和sign-off级功耗估计,结果表明在接近10mm互连线长度下,FV-BI自适应编码技术能有效降低芯片功耗。最后完成了FV、BI和FV-BI自适应编码技术在现场可编程门阵列（field programmable gate array,FPGA）的实现,利用Xpower软件分析其功耗,并进行FPGA板级测试,结果也证明了FV-BI编码技术降低功耗的有效性。

SoC总线的低功耗分支编码方案

为了降低So C总线功耗,提出一种总线低功耗分支编码。该编码的基本思想为:对于地址总线,当地址连续时将地址总线死锁,当地址不连续时动态地调整窗口大小对其进行翻转编码;对于数据总线,对不同数据位宽分别设置两个汉明距阈值,当汉明距落在两个阈值之间则查找有效数据通道翻转密集区并对该区取反,两个阈值之外则采用翻转编码。该方法的编解码电路在32位AHB总线系统上实现,实验证明该方法与未编码之前相比将地址总线跳变率降低了51.2%,数据总线跳变率降低了22.4%,系统总功耗降低了28.9%。将T0编码、BI编码等方法在相同系统下实现后与所提方法作比较,证明分支编码方法在降低跳变率和功耗上有明显的优势。

一种深亚微米工艺下的总线低功耗编码方案

提出了一种新的基于深亚微米总线功耗模型的总线低功耗编码方案——邻位反转编码。这一编码方案着重考虑了深亚微米工艺下线间耦合效应,相对于原有的基于孤立总线模型的编码方案更为有效。实验数据表明,可以有效减少总线传输功耗50%以上。对比传统的编码方案,在降低功耗方面有20%以上的提高。

总线型绝对值编码器在机械压力机装模高度调整的应用

针对机械压力机装模高度调整费时费力且误差较大的问题,开发了基于高精度总线型绝对值编码器的装模高度调整控制系统,实现了装模高度调整的实时控制,具有较高的控制精度和显示精度,为设备的高效生产提供了可靠的保障。

一种抑制同步开关噪声的改进总线翻转编码方法

提出了一种改进总线翻转编码方法,用于抑制高速集成电路系统中的同步开关噪声。该方法可以显著减少总线平均翻转比特位数,同时尽可能使总线相邻位保持奇模传输,有利于改善信号完整性。利用FPGA实现了提出的改进总线翻转编码模块。物理实验表明,相对总线翻转编码,该方法以功耗稍有增加的代价,可取得平均翻转数量减少15.17%、电源波动噪声减小22.34%的编码增益。

零翻转编码地址总线SoC低功耗设计

本文分析了SoC设计中大电容负载的地址总线低功耗设计方法。利用地址总线零翻转编码和解码技术,有效地减少了SoC地址总线活动,降低了SoC芯片和系统的功耗。同时,应用于实际的SoC设计中,验证了它的功能和适用范围。

总线式多圈绝对值编码器在顶杆小车位置控制系统中的应用

针对顶杆小车位置检测中所用增量式编码器存在的问题,提出了采用总线式多圈绝对值编码器作为测量工具的位置控制系统。实际使用表明,采用这种测量工具可以实现顶杆小车的高速精确定位,有效地提高了生产效率。

DeviceNet总线绝对值编码器参数设置程序设计

分析Device Net总线绝对值编码器修改参数时存在的问题,介绍在RSLogix5000编程软件中对Device Net总线编码器进行数据修改和保存的方法,并解决了编码器掉电后参数丢失的问题。

LS-DSP数字信号处理器总线的低功耗设计

随着数字信号处理器制造工艺的进步,总线的功耗已经成为数字信号处理器功耗的主要组成部分。研究了LS DSP数字信号处理器地址总线、数据总线、内部数据总线三类总线的低功耗设计技术,主要采用了总线编码的方法实现总线的低功耗。实验结果表明,LS DSP采用总线低功耗技术后,有效地降低了总线的功耗。

面向总线的低功耗优化方法探究

随着社会信息化水平的不断提高,信息产业的快速发展,由此带来了能源的消耗也越来越高。特别是芯片集成度越来越高,系统应用越来越复杂,这就使得功耗问题成为嵌入式系统必须面对的一个关键问题。单纯的硬件功耗优化已经不能满足要求,基于软件的功耗优化取得了很好的成效。在编译阶段,通过减少总线的翻转次数来降低系统的功耗。针对指令地址总线,结合遗传算法进行函数段的分配,结合相关的编码策略,减少总线翻转,从而降低其功耗。针对数据总线,使用蚁群算法进行指令调度,用0-1翻转编码,有效减少了其总线翻转,降低了功耗。这种基于数据总线和地址总线的优化算法,能够在特定的实验平台下通过实验验证,算法对于总线功耗的优化效率大约为25%左右。

一种面向彩色CIS数据接口的低功耗编码方法

为有效降低彩色CMOS(互补金属氧化物半导体)图像传感器数据输出接口的动态功耗,对输出接口信号的活动性进行了分析.根据同色像素信号高六位相关性高、活动性低的特点,提出了一种编码方法.该方法通过比较当前与前一同色像素信号,决定是否保持当前接口信号的高六位,从而显著降低接口信号的活动性.仿真结果表明,用该方法,接口的动态功耗降低了24.2%.