一种抑制同步开关噪声的改进总线翻转编码方法

提出了一种改进总线翻转编码方法,用于抑制高速集成电路系统中的同步开关噪声。该方法可以显著减少总线平均翻转比特位数,同时尽可能使总线相邻位保持奇模传输,有利于改善信号完整性。利用FPGA实现了提出的改进总线翻转编码模块。物理实验表明,相对总线翻转编码,该方法以功耗稍有增加的代价,可取得平均翻转数量减少15.17%、电源波动噪声减小22.34%的编码增益。

零翻转编码地址总线SoC低功耗设计

本文分析了SoC设计中大电容负载的地址总线低功耗设计方法。利用地址总线零翻转编码和解码技术,有效地减少了SoC地址总线活动,降低了SoC芯片和系统的功耗。同时,应用于实际的SoC设计中,验证了它的功能和适用范围。

改进的BI低功耗总线编码

低功耗设计是设计者必须面对的最重要的一个挑战,而在VLSI设计中很大一部分功耗是由总线数据传输引起的,所以在CMOS电路中减小总线功耗的途径之一是减小总线上的数据翻转,目前许多编码技术被提出来以减小总线上数据的翻转率。其中,BI编码被广泛应用于数据总线的编码。为了进一步降低数据总线的功耗,在BI编码的基础上可以做一些改进。仿真结果显示,和BI码相比,在总线宽度较大时,针对完全随机的数据,改进的方法能有效减少总线上的数据翻转率。新的编码技术不需要假设数据有任何特性,无论数据宽度多大,仅需要增加2bits信号。