关于具有双掺杂源漏的单晶体管同或门的研究

为优化传统可重构场效应晶体管以改善器件的正向电流参数,提出一种双掺杂源漏可重构场效应晶体管。该器件可作为突触器件应用于二值神经网络的同或操作中。器件通过对源区和漏区进行重掺杂使其与金属源漏电极之间形成势垒更窄的欧姆接触,从而使器件的正向电流得到大幅提高。通过分析器件的结构及工作原理,仿真并对比传统RFET和所提出的DDSD-RFET的转移特性曲线,结果表明双掺杂源漏的设计可以有效提高器件的正向电流,同时减少反向截止电流。

亚70nm CMOS工艺低漏电流、高噪声容限的低功耗多输入多米诺或门的设计(英文)

提出了两种新的电路技术,在降低多输入多米诺“或门”的动态功耗的同时减小了漏电流,并提高了电路的噪声容限.采用新的电路技术设计了八输入多米诺“或门”并基于45nm BSI M4 SPICE模型对其进行了模拟.模拟结果表明,设计的两种新多米诺电路在同样的噪声容限下有效地降低了动态功耗,减小了总的漏电流,同时提高了工作速度.与双阈值多米诺电路相比,设计的两种电路动态功耗分别降低了8·8 %和11·8 %,电路速度分别提高了9·5 %和13·7 %,同时总的漏电流分别降低了80·8 %和82·4 %.基于模拟结果,也分析了双阈值多米诺电路中求值点的不同逻辑状态对总的漏电流的影响.

双阈值多米诺或门性能估计及其工艺浮动下的适用性分析

提出了一种基于小波神经网络,估计双阈值多米诺或门的漏功耗和速度,随着扇入的增加,非线性变化的系统方法.分析表明,此方法估计误差均小于5%,具有很高的准确性和稳定性,产生估计误差的原因为功耗比例变化和电容匹配的影响.最后,利用蒙特卡罗分析验证了此方法在工艺参数浮动下的适用性,并得出结论:在工艺参数的影响下,适用于较小扇入的漏功耗估计和较大扇入的延迟估计.

基于TOAD的10Gb/s全光或门

基于太赫兹光非对称解复用器(TOAD),提出了一种全光或门的实现方案 从TOAD原理出发,从理论上证实了该方案实现全光或运算的可行性 在此基础上进行了实验研究,成功实现了10Gb/s的全光或运算 实验采用1100和0110编码的两路数据信号,完全验证了或运算真值表中各种可能的情况,并显示出该方案对实现任意编码或伪随机码数据或运算的潜力 对SOA增益恢复时间对结果的影响提出了改进办法 最后分析表明。

基于量子元胞自动机的新型同或门结构设计

由于互补金属氧化物半导体（CMOS）器件尺寸的限制,量子元胞自动机（QCA）成为有望替代CMOS的新兴纳米器件。量子元胞自动机具有超低功耗、超高速度和高密度结构的潜在优势。提出了一种新型的同或门结构,在面积、延迟、复杂度及功耗方面相较于之前的结构均存在优势。所提出的新型同或门结构仅使用28个面积为0.02μm^2的QCA元胞,延迟仅为0.75个时钟周期。为了检验提出的设计在大型复杂QCA电路中的性能,实现了4,8和16位的奇偶校验器电路。模拟结果表明,所设计的电路性能各方面均优于先前的设计。

低功耗CMOS同或门的设计

讨论了现有异或门/同或(XOR/XNOR)门的设计,指出了基于不同逻辑类型设计的门电路的优缺点.考虑到基于CMOS设计的XNOR门相对于其他逻辑门在各方面的优点,重点分析了CMOS XNOR门结构对门电路性能的影响.提出了一个新颖的CMOS同或门电路.经PSPICE仿真模拟表明,新设计在没有增加管子数的前提下,改善了门电路的性能.将新设计应用到全加器的设计中,其功耗和功耗延迟积的改进分别达到了9.9%和11.6%.

采用双阈值配置的抗老化N型多米诺或门

N型多米诺或门是高性能集成电路常用的动态单元,负偏置温度不稳定性(NBTI)引起的PMOS管老化问题已成为降低多米诺或门电路可靠性的主要因素之一。仿真分析表明,N型多米诺或门中各种PMOS管受NBTI的影响有明显差别。针对这种差异,提出一种双阈值配置的抗老化多米诺或门。对电路老化起关键作用的保持PMOS管和反相器PMOS管采用低阈值电压设计。仿真结果表明,在保证噪声容限和功耗的条件下,该双阈值配置PMOS管的多米诺或门在10年NBTI老化后仍有0.397%的时序余量。

实现量子或门的新方案

利用量子博弈理论中量子策略比经典策略更具优越性这一结论,为实现量子逻辑或门提供了一套新的方案,该方案的工作机制为用两个单量子硬币理论来解释实现量子或门的过程。

关于量子或门的再研究

本文利用量子博弈理论中量子策略比经典策略更具优越性这一结论,为实现量子或门又提供了一套新的方案,该方案的工作机制为:由单个量子硬币理论导出两个量子硬币理论,利用两个量子硬币博弈游戏的相关结论实现了量子或门。

基于量子点半导体光放大器的全光逻辑或门研究

利用量子点半导体光放大器的超快增益恢复特性和交叉增益调制效应,建立了基于量子点半导体光放大器的对称型马赫-曾德尔干涉仪模型,数值实现了对160Gb/s归零码信号的全光逻辑或门运算,并分析了多种系统参数对输出性能的影响。结果表明:一方面,增大注入电流、有源区长度和输入信号光功率均可以提高或门输出信号的Q因子;另一方面,载流子从润湿层到激发态的弛豫时间变短以及较小的线宽增强因子和限制因子也有利于获得较高的Q因子。此外,存在一个最佳的输入信号脉冲宽度使得Q因子的值最大。因此,通过合理优化这些参数值可以大大提高逻辑或门的性能。

基于QD-SOA交叉相位调制全光逻辑或门啁啾特性的研究

利用马赫-曾德尔干涉仪(Mach-Zehnder Interferometer,MZI)结构实现了基于量子点半导体光放大器(Quantum-Dot Semiconductor Optical Amplifier,QD-SOA)交叉相位调制(Cross-Phase Modulation,XPM)全光逻辑或门。变换光啁啾在一定程度上影响系统的传输性能与输出波形,通过求解跃迁速率方程,建立QD-SOA仿真模型,研究全光逻辑或门的啁啾特性,并仿真分析了有源区长度、背景光功率、脉冲宽度以及注入电流对啁啾的影响。结果表明:有源区长度设置在1.0~2.0 mm、背景光功率设置在小于0 dBm、脉冲宽度设置在1.0 ps左右,QD-SOA-XPM全光逻辑或门的性能较好。

基于QD-SOA-XPM全光逻辑或门的研究

基于量子点半导体光放大器的交叉相位调制效应(QD-SOA-XPM),利用马赫-曾德尔干涉仪(MZI)模拟,实现了全光逻辑或门功能。选取Q因子和消光比作为衡量逻辑门器件性能的参数,仿真分析了注入电流、τ_(w2)、泵浦光功率、脉冲宽度、最大模式增益及有源区长度对Q因子和消光比的影响。仿真结果表明,当增大注入电流、减小τ_(w2)与最大模式增益时,都可以提高Q因子;当增大泵浦光功率、脉冲宽度和有源区长度时,Q因子和消光比的变化趋势相反。因此,在选取输入泵浦光功率、脉冲宽度与有源区长度时,要兼顾Q因子和消光比。

新型忆阻器PSPICE的建模仿真及或门电路应用

针对基于忆阻器的建模及利用忆阻器构建逻辑电路这一研究难点和热点,本文通过新的PSPICE仿真程序语句构造了忆阻器的内部结构,介绍了忆阻器子电路模块的构建及形成元器件的步骤,并连接于电路中进行仿真,验证忆阻器的特性;同时,利用该忆阻器构造或门电路,并对其进行了仿真验证。

基于可信数据或门融合的合作压缩频谱感知算法

针对认知无线电(cognitive ratio,CR)中的频谱感知问题,提出一种基于可信数据或门融合的合作压缩频谱感知(reliable-OR rule data fusion cooperative compressed spectrum sensing,RFCSS)算法。首先,次级用户(secondary user,SU)利用压缩理论,获取低维观测数据,再利用基追踪去噪(basis pursuit denoising,BPDN)重构频谱,进而作出感知结果。然后,对SU的感知结果进行可信度估计,只有可信的感知结果的用户,才可向融合中心发送数据。融合中心依据所接收的数据,采用或门准则,作出最终的感知结果。仿真结表明,提出的算法能够降低系统复杂度以及提高感知结果的准确性。

基于正反馈异或/同或门的低延时混合逻辑加法器设计

针对采用传输管逻辑设计的加法器存在阈值损失以及延时过高等问题,结合正反馈原理,提出无阈值损失的低延时正反馈混合逻辑加法器设计方案.该方案首先分析传输管异或门阈值损失机理,利用正反馈环电平锁定特性,设计无阈值损失的正反馈异或/同或门;然后利用有比逻辑特定晶体管的尺寸差,以减少正反馈异或/同或门输出延时;最后融合传输管逻辑、传输门逻辑和静态互补CMOS逻辑等的优点,实现无阈值损失且低延时的混合逻辑加法器.在TSMC 65 nm CMOS工艺下,HSPICE仿真结果表明,所设计电路与传输门加法器相比延时和功耗延时积分别降低12.75%和10.88%.

基于QD-SOA级联XGM与XPM全光逻辑或门的研究

为了提高全光逻辑门性能,对基于量子点半导体光放大器(Quantum Dot Semiconductor Optical Amplifier,QD-SOA)提出了一种级联XGM与XPM全光逻辑或门的设计方法。在QDSOA三能级模型的基础上,将QD-SOA细化分段,使用牛顿迭代法和四阶龙格-库塔法求解速率方程,对这种全光逻辑或门进行仿真分析。计算结果表明:增大电流强度和有源区宽度,减小最大模式增益和损耗系数,可以提高对比度、Q因子、消光比和转换效率;增大泵浦光功率可以提高消光比和对比度,但是会减小Q因子和转换效率。当泵浦光功率为10 dB、最大模式增益为2500 m^-1、电流强度为60 mA、有源区宽度为2.0μm以及损耗系数为3.2时,全光逻辑或门具有较好的性能。因此,为了提高全光逻辑门的性能,必须优化并选取合适的参数,这对全光逻辑门性能具有一定的指导意义。

利用单硬币量子博弈实现量子同或门的研究

首先以单硬币量子博弈理论为基础,结合经典同或门的逻辑关系,研究并给出量子同或门的定义;据此进一步利用单硬币量子博弈模型,提出了实现量子同或逻辑关系的理论方案,并将量子的逻辑位与经典逻辑位进行对比,从而给出了具体操作方法:两相互独立的单硬币量子博弈过程可用作量子同或逻辑功能。

基于线性“与或”门的新型超高速数字电路

本文指出了线性“与或”门与发射极功能逻辑(EFL)的联系,通过理论计算与PSPICE模拟证明了线性“与或”门的极高速工作特性和可多级级联工作能力。在对线性“与或”门所需配用的高速开关分析基础上,设计了两种ECL电路。本文还讨论了应用线性“与或”门设计超高速数字电路的准则以及有关的组合和时序电路设计实例。

粘贴DNA计算模型的几种分子逻辑门的实现

理论上来说,基于DNA的分子逻辑门是DNA计算机体系结构的产生基础和DNA计算机实现技术的硬件基础。在这篇论文中,我们在先前提出的基于粘贴DNA计算模型的分子逻辑与门的实现方法的基础上,进一步提出了基于粘贴DNA计算模型的分子逻辑或门和与非门的实现方法。与先前方法类似,逻辑门、输入信号和输出信号是DNA分子。可以实现OR,NOT和NAND类型的逻辑门操作。需要使用包括聚合酶链反应(PCR),琼脂糖凝胶电泳,探针的标记与检测等生物工程技术。这些技术集成于DNA芯片中可用于DNA计算机的研制。