FPGA模型设计与手写代码资源效率的研究

为了进一步研究FPGA开发工具DSP Builder基于模型设计的实用性。通过两种方法创建了基于M序列的2ASK调制解调系统:一种是在DSP Builder中利用模块进行建模的方法,通过自动生成HDL代码,下载到由南京润众科技有限公司提供的RZ8681现代通信技术试验平台上的FPGA硬件仿真模块中,并由安捷伦示波器测出了系统中的信号,对建模过程中的硬件资源利用率进行了记录;另一种通过手写VHDL代码实现了该系统,也记录了系统编译后所消耗的资源。对比两种方法,得出了基于DSP Builder的模型设计可以很好地提高在FPGA上开发DSP的效能,是一种很实用的工具。

一种手写代码转换为Matlab模型的研究

文章首先对开发背景进行简单介绍,在此基础上,着重介绍如何实现将手写代码转换为Matlab建模语言,并将生成的代码与底层接口函数进行集成、编译、刷写到TCU中,用CANape标定工具对控制程序进行调试和测试,经对测试结果的分析,验证了该方法功能正确,满足要求,可以应用。