边界扫描寄存器电路的性能分析和优化设计

从边界扫描链(Boundary Scan Chain,BSC)和边界扫描寄存器(Boundary Scan Register,BSR)的电路模型展开讨论,分析其电路结构和工作原理,包括几个重要的控制信号,对其结构的优化提供了理论支撑。在此基础上论述了DesignWare BSR电路的几种设计方法,阐述电路如何进行基于边界扫描的仿真,分别分析输出功能和输入功能仿真下测试数据在电路中的流向,并将两种仿真功能下的数据流向合二为一,以实现电路结构的优化设计。同时针对门数量、面积、延迟和静态功耗这些参数指标对BSR电路进行性能分析,并根据优化后的电路构建最优的BSC模型。

数字系统设计中边界扫描测试诊断策略

本文介绍了边界扫描技术及其IEEE 1149.1标准。包括它的基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注。

一款雷达芯片的基于扫描路径法可测性设计

针对一款雷达芯片电路采用基于扫描路径法的可测性设计,在设计过程中采用时钟复用技术I、P隔离技术,以及针对具体的时钟产生电路采用了其他特殊处理技术;通过采用多种恰当有效的可测性设计策略后,大大提高了该芯片电路可测性设计的故障覆盖率,最终其测试覆盖率可达到97%,完全满足设计指标的要求。

JTAG口及其对Flash的在线编程

通过JTAG实现对Flash在线编程。首先,介绍JTAG的定义、结构及引脚的定义,并阐述JTAG状态机的工作原理。然后,介绍 JTAG口的边界扫描寄存器,给出实现JTAG在线写Flash的电路,和如何通过JTAG实现对Flash的编程及程序流程图。

数字电路BST的测试矢量预装和响应提取

在IEEE1149.1标准中,边缘扫描描述语言(BSDL)描述了边缘扫描寄存器的长度和结构、指令的二进制代码及器件标志代码等.本文利用PCI1149.1控制器,根据所给定的任意一个边缘扫描器件的BSDL文件,构建了边缘扫描测试软件平台,重点描述了互连线故障测试过程中向边缘扫描单元(BSC)预装测试矢量序列和提取响应序列的方法.

基于JTAG的模块测试方法

简要阐述了边界扫描测试的基本用途,介绍了边界扫描的结构及特点;分析了JTAG的命令和使用方法、测试向量的生成方法;最后给出三个应用实例:使用JTAG对单个器件的测试,互连测试和对器件编程。

数字电路设计中边界扫描测试策略

可测试性设计(Design-For-Testability,DFT)已经成为芯片或系统设计中不可或缺的重要组成部分.它通过在芯片的逻辑设计中加入测试逻辑单元提高芯片的可测试性.本文介绍了边界扫描技术及其IEEE1149.1标准.包括其基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注.