全状态移位型计数器

针对移位型计数器存在状态利用不足这一问题提出了全状态移位计数器从四位扭环移位计数器状态图中两个有效循环出发分析了四位全状态移位计数器的设计通过讨论拆环链合形成具有移位转换规律的完全状态图得到四位全状态移位计数器反馈函数卡诺图以及反馈函数表达式并给出了任意位全状态移位计数器反馈函数一般表达式

一种基于TRC-LFSR结构的二维测试向量压缩设计

基于扭环计数器TRC和线性反馈移位寄存器LFSR,提出了一种可实现二维测试向量压缩的测试向量生成器.采用基于TRC的测试集嵌入技术实现测试向量集的垂直压缩,利用LFSR重播种技术实现测试向量集的水平压缩,从而显著地减少确定性测试向量集的长度和宽度.理论分析表明,采用该设计编码一个含有smax个确定位的测试向量所需的LFSR长度从smax+20减小到smax+2,提高了编码效率.为了减少所需LFSR种子的个数,提出了一种有效的LFSR种子选择算法.这里,每个LFSR种子首先被解码成TRC种子,再由TRC种子产生2n2+n的测试向量.针对ISCAS89实验电路的实验结果表明,相对于现有的算法,采用该设计实现的测试电路,存储位数最大可减少69%,并且测试控制逻辑电路简单,可重用性好.

结合TRC和Golomb编码的二维测试数据压缩

为有效降低确定性内建自测试的存储要求,提出一种结合扭环计数器TRC和Golomb编码的二维测试数据压缩的确定性内建自测试方案.首先利用基于扭环计数器TRC的测试集嵌入技术对测试集进行垂直压缩,从而减少确定性测试向量的个数;然后利用Golomb编码对垂直压缩所得TRC种子集再进行水平压缩,降低确定性测试向量的位数.基于ISCAS89标准电路的实验结果表明,相对于现有算法,采用本方案所实现的测试电路,存储位数平均减少30%,并且测试控制逻辑电路简单,可重用性好.

基于二维测试数据压缩的BIST方案

为了减少测试向量的存储需求,提出一种基于扭环计数器作为测试向量产生器的横向和竖向测试数据压缩的BIST方案.先利用经典的输入精简技术对测试集进行横向压缩,再对横向压缩之后的测试集进行竖向压缩.竖向压缩时利用一种有效的基于测试集嵌入技术的种子选择算法,将确定性的测试集压缩成很小的种子集.基于ISCAS89标准电路的实验结果表明,采用文中方案所实现的测试电路与已有方案相比:存储位数平均减少了44%,测试向量的长度平均减少了79%,硬件开销平均减少了41%.

二维测试数据压缩的优化

为了减少内建自测试方案中的测试数据,基于输入精简技术(横向压缩)和TRC测试集嵌入技术(竖向压缩)的二维测试数据压缩的BIST方案,采用改进的输入精简算法和基于相容性判断的TRC种子选择算法,同时对横向和纵向压缩进行优化,包括在相同的相容百分数(PC)的条件下,确定位百分数(PSB)对竖向压缩的影响和在相同的PSB条件下竖向压缩算法中的PC对竖向压缩的影响两个方面.针对ISCAS89实验电路的实验结果表明,每一个PSB值都有一个最优的PC值范围[PClow-limit,PChigh-limit]使存储位数最小,并且PSB与最优的PClow-limit和PChigh-limit之间满足近似的线性关系.相对于现有的测试数据压缩方案,采用该优化的二维测试数据压缩方案实现的测试电路,不仅存储位数可减少20%～75%,而且可以达到ATPG工具所能达到的故障覆盖率.另外,测试控制逻辑电路简单,可重用性好.最后,由于在测试向量生成器和被测电路之间没有引入逻辑门,因此,不会对电路的性能产生影响.

CMOS分频电路的设计

本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计。通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比。所设计电路在SMIC 0.18um CMOS工艺下采用Cadence公司的Spectre进行了仿真,结果显示电路可对1.25GHz时钟完成相应分频。

一种采用单双跳变的低功耗确定性BIST方案

为实现低功耗和高故障覆盖率,基于单跳变测试技术和2-bit扭环计数器,提出一种新型的单双跳变的确定性测试向量产生器.首先,与一般的确定性测试方案直接存储确定性种子不同,利用ROM存储控制信号并通过单双跳变生成确定性种子和确定性测试向量,这样控制信号的长度约为确定性种子的1/2,有利于降低功耗并节约存储空间.其次,2-bit减法计数器合理地过滤了冗余向量,大大缩短了测试时间并降低总体能耗.最后,为了适应不同的测试需求,还设计了相应的测试向量压缩算法和三种x指定算法.实验结果表明,平均功耗分别降低了42.36%、32.32%、38.94%,测试长度分别减少了77.6%、86.1%、84.3%,测试数据分别压缩了79.4%、65.2%、68.1%.