期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
实现FPGA高效动态可重配置的触发器电路
被引量:
2
1
作者
卢海舟
来金梅
童家榕
《复旦学报(自然科学版)》
CAS
CSCD
北大核心
2009年第4期511-516,共6页
设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置...
设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置为复杂时序电路时70%的延时和90%的面积.同时针对Xilinx Virtex系列FPGA动态重配置速度较慢的缺点,在触发器电路中加入了抓捕与写回电路;提出了通过硬件电路来实现重配置状态保存和写回的方法.与Xilinx Virtex器件完全用软件实现的方法相比,加快了FPGA动态重配置电路的速度.
展开更多
关键词
现场可编程逻辑阵列
触发器
锁存器
动态可重配置
抓捕与写回电路
原文传递
题名
实现FPGA高效动态可重配置的触发器电路
被引量:
2
1
作者
卢海舟
来金梅
童家榕
机构
复旦大学专用集成电路与系统国家重点实验室
出处
《复旦学报(自然科学版)》
CAS
CSCD
北大核心
2009年第4期511-516,共6页
基金
国家"八六三"高技术研究发展计划资助项目(2007AA01Z285)
国家自然科学基金资助项目(60876015
60776023)
文摘
设计了一种在现场可编程逻辑阵列(FPGA)内可供配置的触发器电路结构.主要特点是:不需要浪费FPGA内组合逻辑的资源,就可以独立配置出56种全部常用类型的D触发器电路或锁存器电路;以FPGA在配置简单时序电路时增加50%面积的代价降低了配置为复杂时序电路时70%的延时和90%的面积.同时针对Xilinx Virtex系列FPGA动态重配置速度较慢的缺点,在触发器电路中加入了抓捕与写回电路;提出了通过硬件电路来实现重配置状态保存和写回的方法.与Xilinx Virtex器件完全用软件实现的方法相比,加快了FPGA动态重配置电路的速度.
关键词
现场可编程逻辑阵列
触发器
锁存器
动态可重配置
抓捕与写回电路
Keywords
FPGA
register
latch
dynamic reconfiguration
capture and writeback circuit
分类号
TN402 [电子电信—微电子学与固体电子学]
原文传递
题名
作者
出处
发文年
被引量
操作
1
实现FPGA高效动态可重配置的触发器电路
卢海舟
来金梅
童家榕
《复旦学报(自然科学版)》
CAS
CSCD
北大核心
2009
2
原文传递
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部