一种高速SERDES抖动容限的高效仿真验证方法

文中针对高速SERDES总线接收端的验证提出了一种抖动容限验证方法,有效降低了流片风险。由于受温度、布线、信道寄生的影响较大,高速SERDES需要保证在恶劣信道,尤其是大的抖动干扰时仍能稳定工作,设计阶段对接收电路抗抖动特性的评估是一个复杂的验证过程,鲜有报道。文中基于对PCIE,SRIO,FC等信道和协议的研究,提出一种快速高效的RX端抖动容限的验证评估方法。经验证采用该模型能方便准确地评估RX的特性,经电路流片后,实际测试表明,采用该方法评估的抖动容限结果与测试结果精确符合,可在设计阶段显著优化RX的性能,并大幅降低流片的风险。

安捷伦科技推出J-BERT软件的最新版本，抖动容限测试速度称雄业界 软件升级使多千兆位收发信机表征一键完成

安捷伦科技公司2007年1月23日发布4．5版本的Agglent J-BERT N4903A高性能串行BERT软件．使测试工程师能够以最快速度获得抖动容限测试结果，在计算机，存储和通信等行业中，新一代多千兆位设备正方兴来艾。设计和验证人员需要新的测试工具．以便高效，精确地对这些高速接口进行表征和一致性测试。屡获殊荣的Agilent J—BERT可显著改善这些千兆位接收的抖动容限测试。

抖动测试系统的构建与应用技术研究

随着高速串行总线技术的不断发展应用,抖动控制方法成为制约高速数字系统设计的关键因素;通过对抖动测试的重要性,抖动信号的分类及产生原因进行研究,设计了基于宽带数字示波器、脉冲码型发生器和任意波形发生器构建的抖动测试系统;文章对系统结构、原理和使用方法进行了详细介绍,并通过测试案例进行了应用分析;通过实践表明,该系统能为高速串行电路的设计、调试工作提供良好的辅助作用。

SDH系统抖动的分析与评估

本文分析了SDH系统抖动的产生原因,介绍了输出抖动、抖动容限和抖动转移特性的测量与评估,并提出了减少SDH系统抖动的方法。

浅析数字音频抖动

数字音频抖动可能是数字信号传输中最大的问题,它能够导致音频失真。本文主要分析了抖动在时域和频域中产生的影响;讨论了影响数字音频的重要抖动—采样抖动和接口抖动;分析了抖动的主要特性—抖动容限和抖动累积;最后简单地讨论了时钟恢复中抖动的消除问题。

数字电视抖动的测量

本文介绍了数字电视抖动测试常用单位、抖动容限、抖动的测量方法等。

OTU上定时再生电路中锁相环抑制抖动的研究

重点介绍了在抖动性能要求下确定定时再生器中锁相环参数的定性分析方法 ;讨论锁相环参数的变化对外接滤波器电阻和电容值的影响 ;以及提出了在抖动容限下要求的最低带宽的计算方法 ,对实际工程中的应用具有指导意义 ;

用贝塞尔零值点法验证抖动发生器输出抖动

本文介绍了从频谱分析的角度来独立评价抖动测试发送器的验证方法。抖动发生器的准确度是很重要的,因为它直接影响到了抖动容限测量结果的可靠性。调制理论和贝塞尔函数的应用导出了应用于不同幅度抖动的三种测量方法。本文以Agilent 718通信性能分析仪的实际测试结果和误差分析为例着重描述中等幅度抖动的测量技术:贝塞尔零值法。

美国国家半导体推出最低抖动的串行/解串器芯片组

美国国家半导体公司日前推出的一款全新串行，解串器芯片组包括35ps的业界最低峰峰值输出抖动、0．9UI的最低输入抖动容限、以及10^（-15）的误码率（BER）。该款串行，解串器芯片组数据串行速度可高达3．125Gbps．适用于工业及医疗用成像系统、通信系统基建设备、商用显示器．测试和测量等系统。

低抖动的串行／解串器芯片组

DS32ELX0421串行器及DS32ELX0124解串器可实现35ps的低峰峰值输出抖动、0．9UI的低输入抖动容限、以及10^（-15）的误码率（BER）。其数据串行速度可高达3．125Gb／s，适用于工业及医疗用成像系统、通信系统基建设备、商用显示器，测试和测量等系统。

SDH的有关抖动测试中常见问题及其处置

1 引言 光纤数字传输技术在近几年得到了飞速发展,已经从过去的准同步数字体系(PDH)发展到目前的同步数字体系(SDH)。我国于1994年开始引进SDH设备,同时开发SDH设备,目前,SDH设备已普遍应用在广播电视传输网上。

TLK2521的Refclk抖动分析

阐述了参考时钟存在较严重抖动的特定系统应用中TLK2521的性能,描述数据速率不同时PLL带宽变化情况,并据此得出时钟抖动传输特性。给出了在诸如传输线路长度超过36英寸的背板等特定应用中,TLK2521可以承受的时钟抖动容限。

基于数据采集的VHDL带通滤波

针对纯硬件实现RC带通滤波具有很大的局限性,而HDL(硬件描述语言)具有高层次的自上而下的设计方法,为系统硬件设计提供了更大的灵活性,具有更高的通用性,能有效地缩短设计周期,减少生产成本[1]。文中简要介绍了一种VHDL实现通带为0.1s-0.4s的时域带通滤波器,该滤波器主要用于预处理数据位流,该数据位流是由同步数据传输延时补偿网络采集到的。为便于利用计算机进行1.5μs在线时序仿真,文中给出了通带为0.1μs-0.4μs的时域等效带通滤波时钟的VHDL设计实例,并利用时序矢量仿真波形初步分析了抖动容限[2],从而证实了该实例的正确与合理性。

使用实时示波器表征锁相环系统

作为多功能抖动和定时分析应用程序TDSJIT3是分析和调试电路(如PLL)的一种方便且功能强大的工具。它可在时域和频率域内提供精确的测量和清晰的图形,从而帮助用户快速表征PLL的特性,如抖动生成、抖动容限。

高速串行信号接收机测试

本文讨论了高速串行信号接收机测试的必要性和方法,介绍了一种针对当前主流串行信号标准的测试仪器PeRT3。

安捷伦科技推出J-BERT软件的最新版本

近日，安捷伦科技公司发布4．5版本的Agilent J-BERT N4903A高性能串行BERT软件，使测试工程师能够以最快速度获得抖动容限测试结果。

安捷伦科技推出J-BERT软件新版本

安捷伦科技公司日前发布4．5版本的Agilent J—BERT N4903A高性能串行BERT软件。使测试工程师能够快速获得抖动容限测试结果。

安捷伦科技信息

安捷伦科技荣获创新奖和爵佳测试奖：日前，安捷伦科技公司部分新产品荣获2009年度EDN创新奖和《测试与测量世界》2010年最佳测试奖。其Agilent U2723A USB信号源测量单元、Agilent JBERT N4903B抖动容限测试仪荻EDN 2009年度产品创新奖；Agilent J-BERT N4903B抖动容限测试仪、Agilent N5323A PCIe jammer误码注入工具、