双面履带式抗翻转机器人的设计

研发了一种探知复杂地面环境的抗翻转双面履带机器人,包括机器人本体结构设计、参数优化分析和控制模块三个部分内容。机器人本体设计采用了运动稳定和越障能力很强的履带式传动,对机器人的外观作了新颖的设计;针对履带机器人履带容易脱落的问题进行了分析从而找到解决方法;采用无线网络远程控制和现场信息实时反馈的方式达到探知环境信息的目的。机器人运动灵活,对环境的适应性强。在火灾和矿井事故现场探测有广阔应用前景。

抗翻转的图像复制-粘贴篡改检测算法

图像的复制-粘贴篡改是常见的图像篡改方法之一。现有基于SIFT特征的算法能够有效地检测复制-粘贴篡改,但由于SIFT特征本身不能抵抗翻转,因此,这些方法不能检测出具有翻转操作的复制-粘贴篡改。基于SIFT特征,提出了一种抗翻转的图像复制-粘贴篡改检测算法。通过在检测框架中引入图像预处理操作,不仅能够有效地检测出存在翻转的复制-粘贴篡改块,而且能够抵抗旋转、缩放等图像处理行为。同时,在SIFT关键点匹配环节提出了ng2NN匹配方法,提高了算法的检测效果。实验结果证明了所提出算法在抵抗翻转、缩放、旋转以及检测多重复制-粘贴篡改等方面的有效性。

用SOI技术提高CMOSSRAM的抗单粒子翻转能力

提高静态随机存储器(SRAM)的抗单粒子能力是当前电子元器件抗辐射加固领域的研究重点之一。体硅CMOS SRAM不作电路设计加固则难以达到较好抗单粒子能力,作电路设计加固则要在芯片面积和功耗方面做出很大牺牲。为了研究绝缘体上硅(SOI)基SRAM芯片的抗单粒子翻转能力,突破了SOI CMOS加固工艺和128kb SRAM电路设计等关键技术,研制成功国产128kb SOI SRAM芯片。对电路样品的抗单粒子摸底实验表明,其抗单粒子翻转线性传输能量阈值大于61.8MeV/(mg/cm2),优于未做加固设计的体硅CMOS SRAM。结论表明,基于SOI技术,仅需进行器件结构和存储单元的适当考虑,即可达到较好的抗单粒子翻转能力。

SRAM型大规模FPGA的抗单粒子翻转设计与试验验证

对SRAM型大规模FPGA进行了抗单粒子翻转(SEU)设计研究,提出了具体的有效减弱单粒子翻转效应影响的设计方法,并利用兰州重离子加速器(HIRFL)束流终端开展了单粒子效应模拟实验,对设计方法的有效性进行了试验验证。为星载信号处理机的抗单粒子翻转设计提供了参考依据。

SRAM-FPGA抗单粒子翻转方法和预估

为解决卫星通信系统中赛灵思公司的静态随机存储器型现场可编程门阵列(Xilinx SRAMFPGA)单粒子翻转问题,提出了一种占用硬件资源少,可靠度高的抗单粒子方法.该方法使用爱特公司的现场可编程门阵列作为检测芯片,可编程只读存储器芯片存储屏蔽位文件,通过联合测试工作组模式回读Xilinx FPGA配置文件并进行校验,发现出错则重新加载配置文件,消除单粒子翻转影响.该方法已成功在轨应用于某卫星通信系统.为计算卫星通信系统的可靠度,提出使用品质因数方法预估静态随机存储器型现场可编程门阵列单粒子翻转率,并与在轨实测数据进行比较,证明使用该方法的正确性,同时计算出实际飞行轨道的单粒子翻转率系数,为其他静态随机存储器型现场可编程门阵列、存储器等芯片的单粒子翻转率预估提供数据支撑,为我国卫星通信系统可靠性研究与设计提供参考.

星用微处理器抗单粒子翻转可靠性预示研究

运用程序占空比概念,对星用微处理器动态和静态单粒子翻转率之间的关系进行了研究,实现了星用微处理器动态单粒子翻转率的预示。将星用微处理器在轨运行期间满足单粒子翻转指标要求的概率与单粒子翻转率和飞行寿命联系起来,探讨了器件级和系统级的星用微处理器抗单粒子翻转可靠性预示方法。

星载扩频应答机抗单粒子翻转的设计研究

星载扩频应答机采用软件无线电的设计理念,射频模块硬件电路得到简化,核心信号处理模块通过大规模现场可编程门阵列(FPGA)实现,但存在单粒子效应影响产品功能。本文分析了当前四种抗单粒子翻转(SEU)设计方法,结合扩频应答机工作的任务特点,设计、提出了回读监控的设计方案并在某卫星型号中成功应用,最后提出了进一步研究建议。

一种数字信号处理器的单粒子翻转加固设计

为了降低数字信号处理器(DSP)电路在太空中发生单粒子翻转事件,本文从触发器单元、存储模块及电路系统三个层面论述了DSP的抗单粒子翻转加固设计。采用该抗单粒子翻转加固方法,实现了一款基于0.18μm CMOS体硅工艺的DSP电路,该电路逻辑规模约为150万门,面积为9.3 mm×9.3 mm。通过重离子加速器模拟试验评估,该DSP电路的单粒子翻转率约为4.37×10^(-11)错误/(位·天)(GEO轨道,等效3 mm Al屏蔽)。

DICE型D触发器三模冗余实现及辐照实验验证

分析了三模冗余(TMR)型D触发器和双互锁存储单元(DICE)型D触发器各自的优点和缺点,基于三模冗余和双互锁存储单元技术的(TMR&DICE)相融合方法,设计实现了基于双互锁存储单元技术的三模冗余D触发器。从电路级研究了TMR&DICE型D触发器抗单粒子翻转的性能,与其他传统类型电路结构的D触发器进行了抗单粒子翻转性能比较,并通过电路仿真和辐照实验进行了验证。仿真结果表明,TMR&DICE型D触发器的抗单粒子翻转性能明显优于传统的普通D触发器、TMR型D触发器和DICE型D触发器。辐照实验结果表明,TMR&DICE型D触发器具有最小的翻转截面。