星载抗辐射加固接收DBF ASIC设计与实现

空间环境中存在的大量粒子,其辐射效应,特别是单粒子效应,严重威胁着空间CMOS器件的可靠性。文章首先分析了几种典型的数字单粒子瞬态加固技术,并提出了一种适合接收数字波束形成ASIC的抗辐射加固电路结构。通过对标准ASIC设计流程进行改进,给出了抗辐射加固ASIC设计流程。基于该改进的ASIC设计流程,实现了接收DBF ASIC的研制。

星载数字ASIC抗辐射加固设计与实现方法

空间环境中大量带电粒子的辐射效应,特别是单粒子效应,严重威胁着空间CMOS器件的可靠性。文章首先分析了数字单粒子瞬态机理和加固技术,在此基础上,针对复杂数字ASIC电路中存在的典型结构,提出了一种适合星载复杂数字ASIC的抗辐射加固电路结构。通过对标准ASIC设计方法进行改进,给出了抗辐射加固ASIC设计流程。最后实现了一款星载ASIC的研制,流片和测试结果表明了改进的ASIC实现方法的有效性。

基于130nm工艺嵌入式SRAM单粒子软错误加固技术研究

在空间环境中,嵌入式SRAM易受高能粒子的作用发生单粒子软错误,针对这一现象,文章研究了深亚微米工艺下嵌入式SRAM的单粒子软错误加固技术,提出了版图级、电路级与系统级加固技术相结合的SRAM加固方法以实现减小硬件开销、提高抗单粒子软错误的能力。并基于该方法设计了电路级与TMR(三模冗余)系统级加固相结合、电路级与EDAC(纠检错码)系统级加固相结合和只做电路级加固的3种测试芯片。在兰州近物所使用Kr粒子对所设计的测试芯片进行单粒子软错误实验,实验结果表明,系统级加固的SRAM抗单粒子软错误能力与写入频率有关,其中当SRAM的写入频率小于0.1s时,较只做电路级加固的芯片,系统级和电路级加固相结合的SRAM可实现翻转bit数降低2个数量级,从而大大优化了SRAM抗单粒子软错误的性能。并根据实验数据量化了加固措施、写频率和SRAM单粒子翻转截面之间的关系,以指导在抗辐照ASIC(专用集成电路)设计中同时兼顾资源开销和可靠性的SRAM加固方案的选择。

一种随机并联的区块链安全共识算法

为防止区块链系统因ASIC芯片的引入而削弱其中心化特性,提升区块链共识算法的抗ASIC能力显得至关重要。本文提出的RPCA16共识算法引入了动态随机特性,且采用多散列算法并联,极大提升了算法的抗ASIC能力。与X16R算法相比,具备抗ASIC的效率高、安全性强等优势。