折叠插值ADC边界效应的研究

基于折叠插值ADC的研究,改善了平均电阻网络造成的边界效应。采用环形平均电阻网络、边界阻值取为等效电阻的方法来解决边界效应,同时提出了一种新型的边界折叠器结构。该结构应用于第一级边界折叠结构,能有效补偿边界过零点偏移,得到趋于准确的边界过零点,提高了ADC性能。基于TSMC 0.18μm CMOS工艺,在改善边界效应后对ADC进行仿真。结果表明,该ADC的ENOB为9.11bit,SFDR为61.69dB。

基于0.13μm SiGe BiCMOS工艺的12位1.6 GS/s折叠插值A/D转换器

提出了一种基于0.13μm SiGe BiCMOS工艺的高速、高精度折叠插值A/D转换器。采用基于SEF开关的新型采样/保持电路,固定保持阶段电压,实现了高速、高精度、高线性度的信号采样。采用带有射极跟随器的折叠放大器,构成平均折叠和环形插值的四级级联结构,减少了比较器数目,降低了建立时间和整体功耗。采用新型两级比较器,将模拟与数字信号进行隔离,优化了回踢噪声。使用小尺寸晶体管,减小了再生时间。在3.3/5 V电源和0.13μm SiGe BiCMOS工艺下,该折叠插值A/D转换器实现了1.6 GS/s的采样率,SFDR为71.3 dB,SNDR为63.6 dB,ENOB为10.27 bit。

一种用于预放大器的平均电阻网络设计

基于预放大器阵列,设计了一种用于解决电压失调的平均电阻网络。分析了电阻网络边界效应产生的原因。采用冗余预放大器设计、环形平均网络设计,并提出非等值终端电阻设计缓解边界效应。提出节点矩阵电流方程,为平均电阻网络的设计提供优化方向。在采用节点矩阵电流方程改善边界效应后,将该预放大器阵列用于12 bit的折叠插值ADC中,在2.5 GSPS采样频率、1.242 GHz的0.8 V正弦输入下,得到ADC的ENOB为10.32 bits,SFDR为74.3 dB。