折叠运算放大器频率补偿

应用负反馈可以改善电路系统的性能,但是为了实现负反馈的优点,我们首先必须得确保电路不存在振荡,并且使电路处于稳定的工作状态。针对高增益折叠运算放大器提出了一种新的频率补偿优化算法。即,首先通过应用一个并联电容在一定程度上实现主极点的补偿,然后应用“桥梁电容”进一步实现主极点的补偿优化。其特点是利用“桥梁电容”在电路传输函数中引入一个零点来提高电路的带宽与相位裕度,从而优化电路的频域特性,降低电路的“过冲”,提高电路的性能。0.8μm B iCMOS工艺条件下,利用Cadence实现了设计的验证与仿真。

带共模反馈的CMOS折叠式高增益运算放大器

提出了一种单电源5V供电的带共模反馈的两级折叠式运算放大器结构.折叠式运算放大器的输入共模反馈结构使输出共模电平维持在2.5 V左右,增益可达到90 dB以上,相位裕度为45°,同时增益带宽为33 MHz.

用于高速高分辨率ADC的CMOS全差分运算放大器的设计

高性能全差分折叠式共源共栅型跨导运算放大器采用 12 位精度,60 MHz采样速率的模数转换器芯片,采用0.35μm CMOS工艺,工作在3.3 V电源电压下。电路模拟结果表明,基于其独特的增益倍增结构,该运算放大器直流增益达到94.4 dB,驱动2 pF负载时,相位裕度为62°,单位增益带宽达到260 MHz,电路功耗为27 mW。

10位100MHz CMOS流水线A/D转换器

介绍了一种10位100MS/s流水线A/D转换器的设计方法,采用增益提升技术,实现了增益为100dB和单位增益带宽为1.2 GHz的高性能跨导运算放大器。改进了系统的延时单元,能够准确地锁存输出信号,减少噪声的影响。仿真结果表明,整个系统的有效位数提高了0.5位。整个系统基于TSMC 0.18μm CMOS工艺进行仿真,结果表明,整个电路的各个工艺角在温度为-20℃~85℃下均能满足100 MHz采样率流水线A/D转换器的要求。