低压NMOS衬底偏置折叠级联输入Gilbert混频器

利用衬底偏置技术和折叠级联输入的方法,采用SMIC 0.18μm CMOS工艺,解决了在0.8 V电源电压下输入管和开关管的"堆叠"问题,实现了一种低压N沟道金属-氧化物-半导体场效应晶体管衬底偏置折叠级联输入Gilbert混频器,用于某双系统接收机.以其中的GPS(Global Position System)系统为例:射频信号、本振信号和中频信号分别为1575.42 MHz,1570MHz和5.42MHz.测试表明:该混频器变频增益超过15.66dB,双边带噪声系数为16.5 dB,输入1 dB压缩点约为-10 dBm,在0.8 V的电源电压条件下,消耗功率约为1.07 mW.该混频器功耗低、增益高、线性度好,可用于航空航天领域的电子系统.

一种低电压、低噪声、高增益CMOS折叠式混频器

针对IEEE802.15.4协议设计了一种工作于2.44GHz的900mV低电压、低噪声、高增益CMOS折叠式混频器,并在混频器的开关级共源节点引入LC回路吸收寄生电容,进一步提高了混频器的主要性能.在chartered0.18μm CMOS工艺下采用SpectreRF进行仿真,仿真结果表明:该混频器的转换增益高达18.6dB,单边带噪声系数(SSB NF)仅为7.15dB,输入/输出三阶截断点(IIP3/OIP3)为-8.77/9.88dBm,功耗为5.2mW.

低压CMOS折叠共源共栅混频器的设计

基于SMIC 0.18μmCMOS工艺,采用一种折叠共源共栅结构,设计实现了一种低压CMOS折叠共源共栅混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电源电压问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折衷设计的难题.该混频器核心电路尺寸为165μm×75μm,当射频信号、本振信号和中频信号分别为1575.42 MHz、1570MHz和5.42MHz时,仿真表明:该混频器转换增益(GC)为15dB,双边带噪声系数为12.5dB,输入三阶截断点为-0.4dBm,在1.2V的电源电压条件下,功耗为3.8mW,可用于航空航天领域的电子系统中.

一种0.5～5GHz改进型折叠混频器

采用SMIC 0.18μm CMOS工艺,设计了一种基于双平衡Gilbert单元的宽带低噪声亚阈值混频器。采用折叠型结构,在跨导级添加LC并联谐振电路,控制开关管工作在亚阈值区,以提高增益、降低噪声,同时降低本振功率。与传统的折叠混频器相比,该电路的增益达到9.5~18.4dB,噪声仅为6.1~7.2dB,在1.8V电压下功耗为18.18mW。

1.2V高线性度低噪声折叠混频器设计

设计一种工作在1.2 V低电源电压下的折叠混频器。混频器电路采用折叠结构和电流复用技术,降低电源电压,减小直流功耗,降低噪声、提高增益和线性度。跨导级采用交流耦合互补跨导进一步降低电源电压。混频器设计基于SMIC0.18μm标准CMOS工艺。仿真结果表明:输入射频频率和输出中频频率为2.5 GHz和100 MHz时,IIP3为3.857 dBm,NF为5.257 dB,转换增益为9.787 dB,功耗为5.22 mW。

直接变频超宽带接收机中的低压折叠开关混频器

提出了一种新型的应用于直接变频超宽带接收机中的低压折叠开关混频器.给出了混频器电路拓扑结构,输入宽带匹配网络采用并联电阻的形式,跨导级采用电流复用技术的CMOS反相器,跨导级和开关级通过电容交流耦合,用LC谐振网络替代传统电流源.分析了改善混频器线性度、增益和噪声性能的方法.使用中芯国际0.13μm CMOS工艺制造芯片,测试结果表明,在电源电压为1 V,功耗为5.1 mW时,得到了非常好的线性度,输入三阶互调截点(IIP3)为10.20 dB(mW量级),同时功率增益为-4.2 dB,单边带噪声系数为12.8 dB.

一种K波段高增益低噪声折叠式双平衡混频器

基于130nm RF CMOS工艺,设计了一种适用于K波段的高增益低噪声折叠式下变频混频器。采用折叠式双平衡电路结构,混频器的跨导级和开关级可以在不同的偏置条件下工作,为优化两级的噪声提供了极大的自由度。采用电流复用技术,混频器的转换增益和噪声系数得以显著改善。后仿真结果表明,该混频器在本振功率为-3dBm时,实现了27.8dB的转换增益和7.36dB的噪声系数。在射频信号为24GHz处的输入1dB压缩点P_(1dB)为-18.8dBm,本振端口对射频端口的隔离度大于60.2dB。该电路工作于1.5V的电源电压,总直流电流为12mA,功耗为18mW。该混频器以适中的功耗获得了极高的整体性能,适用于低功耗、低噪声24GHz雷达接收机。

基于低电源电压混频器的设计

提出了一种适用于低电源电压应用的混频器,其核心部分采用开关跨导形式,使得开关器件导通时的有限开态电阻引起的电压降减小到零,并在输出端采用折叠级联输出,降低了负载电阻引起的直流电压降,达到了在低电源电压下应用的目的.在1.3 V的电源电压下,电路仿真结果显示:转换增益为-11.5 dB,噪声系数为20.648 dBm,1 dB压缩点为-5.764 dBm,三阶交调失真点为4.807 dBm.

低电压高增益下变频混频器设计

本文设计一个低电压高增益下变频混频器。为了降低电源电压,本文采用了LC-tank折叠结构,同时为了提高混频器线性度,采用了开关对共源节点谐振技术。在低电源电压和高线性得到保证的情况下,本文用ADS2009软件重点对混频器的转换增益进行优化、仿真,结果表明:工作电压1.4V,RF频率2.5GHz,本振频率2.25GHz,中频频率250MHz,转换增益7.325dB,三阶交调点6.203dBm,单边带噪声系数3.823dB,双边带噪声系数2.868dB,功耗14.028mW,本文所设计的混频器可用于无线通信领域的电子系统中。

低中频接收机中高线性度正交混频器设计

本文首先以Gilbert单元为核心,利用折叠结构,设计了一种具有高线性度的CMOS单通道混频器。该混频器的输入射频信号设用了600MHz、输出中频为8MHz。接着本文应用这一混频器设计了低中频接收机中所需的双通道正交混频器。经仿真得到其在3.3V的电源电压下,转换增益为8.4dB,输入1dB压缩点和IIP3分别达到0dBm和10dBm,单边带噪声系数为16.8dB。

高线性度的CMOS下变频混频器的设计

采用正交反馈的跨导级设计了一种基于数字电视调谐芯片中的高线性度的下变频混频器,该混频器在3.3V的工作电压下,采用改进的Gilbert单元,使用基于Chartered0.25μm标准CMOS工艺进行流片测试,结果表明该混频器IIP3可达到15dBm,增益达到9dB。

一款工作于2.4GHz频段的带有源负载的高性能双平衡有源混频器(英文)

对带有源负载的CMOS双平衡Gilbert有源混频器的1/f噪声、线性度与转换增益进行深入分析。这款采用PMOSFETs做负载的混频器工作于2.4 GHz频段。为降低混频器的1/f噪声,利用双阱工艺中的寄生垂直NPN晶体管作为开关,同时在PMOSFETs处并联最低噪声的分流电路作为负载。运用在PMOSFETs处的高性能运算放大器,不仅为零中频输出提供了合适的直流偏置电压,以避免下级电路的饱和,并能够为混频器提供足够高的转换增益。同时,在输入跨导(Gm)级电路中采用电容交叉耦合电路能够将转换增益进一步提高。为了增加混频器的线性度,采用共栅放大器作为输入跨导级电路。这款混频器采用TSMC 0.18μm 1-Poly6-Metal RF CMOS工艺,在1.5 V电源电压、3 mA的电流消耗下获得了17.78 dB的转换增益、13.24 dB的噪声因子和4.45 dBm输入三阶交调点的高性能。

GPS接收机中的下变频混频器的设计与实现

本文设计了一个应用于GPS接收机的下变频混频器。该混频器的RF,LO,IF信号的频率分别是1.576GHz,1.572GHz和4MHz。混频器的供电电压为3V。基于SMIC 0.18μm CMOS RF工艺模型,采用Cadence SpectreRF仿真器进行仿真,取得的转换增益(conversion gain)为15.19dB,噪声系数(NF)为16.5dB,三阶输入交调点(ⅡP3)为-0.535dBm,消耗的DC电流为5.4mA。混频器的版图总面积为420μm×220μm。提取寄生参数,后仿真的结果为:转换增益为15.66dB,NF为17.53dB,ⅡP3为-3.2dBm,消耗的DC电流为5.3mA。

采用ADS的CMOS双平衡混频器设计

分析了Gilbert结构有源双平衡混频器的工作机理,以及混频器的转换增益、线性度与跨导、CMOS沟道尺寸等相关电路参数间的关系,并据此使用ADS软件进行设计及优化。在采用TSMC 0.25μm CMOS工艺,射频信号为2.5GHz,本振信号为2.25GHz、中频信号为250MHz时,2.5V工作电压的情况下仿真得到的转换增益为10.975dB,单边带噪声系数为9.09dB,1dB压缩点为1.2dBm,输出三阶交调截止点为11.354dBm,功耗为20mW。

适用于中国超宽带标准的0.18μm-CMOS单边带混频器设计

基于0.18μm-CMOS工艺设计了一款适用于中国超宽带(UWB)标准的单边带(SSB)混频器。对电流换向型混频器进行分析,提出折叠PMOS跨导级结构使线性度和转换增益得以同时提升,并应用并联峰化技术扩展电路带宽,满足了系统超宽带、高线性度和增益适中的要求。结果表明,在6 GHz～9 GHz范围内,转换增益大于-2 dB且增益平坦,镜像抑制约为90dB,IP-1dB大于0 dBm,IIP3大于10 dBm。电路核心面积0.35 mm×0.65 mm,工作电压为1.8 V,直流电流10.6 mA。

用于802.11a的5.5GHz低噪声正交混频器的设计

设计了一种新的工作在5.5GHz的低噪声正交混频器。为了减少传统Gilbert正交混频器中的噪声,使用了一个电感来抵消寄生电容对于噪声系数的影响。经过仿真在1.8V电压下,当本振(LO)、射频(RF)和中频(IF)的频率分别为5.51GHz,5.5GHz和10MHz的情况下,单边带噪声系数(SSB NF)可以低至8.33dB,三阶输入截至点(IIP3)为2.88dBm,功耗为14.4mW。

CMOS Gilbert混频器的设计及研究进展

介绍了CMOS射频IC的发展趋势以及混频器的基本概念。针对Gilbert单元这种目前应用最为广泛的混频器电路结构,分析其工作原理并提出设计时要考虑的因素。针对基本Gilbert单元的不足之处,综述了近几年研究工作的进展情况。

无线传感器网络的2.4GHz低功耗低中频射频接收前端的设计

在0.18μm CMOS工艺下设计了一种用于无线传感器网络的具有低功耗、低中频特性的2.4GHz射频前端。该射频前端由一个共栅结构的可变增益低噪声放大器(VGLNA)和一个低功耗折叠正交吉尔伯特结构混频器构成,内部同时集成了一个给混频器提供IQ差分本振信号的二分频器以及一组缓冲器。其低噪声放大器具有高、低两个增益模式。为了弥补共栅低噪声放大器在增益和噪声等性能方面的不足,选取有一定增益的折叠吉尔伯特有源混频器结构。对共栅结构的低噪声放大器的设计过程、相关负载电感建模过程及混频器设计过程进行了详细分析,对整个射频前端芯片进行了测试,测试结果显示,射频前端核心电路在1.8V电源电压下工作电流为3.2mA,功耗为5.76mW;在高增益模式下,具有26dB的转化电压增益及8dB的噪声系数;在低增益模式下,输入1dB压缩点为-20dBm。

适用于中国UWB标准0.18μm CMOS发射机前端研制

基于0.18μm CMOS工艺设计了一款适用于中国超宽带(UWB)标准的发射机前端。该发射机前端通过在片内集成有源巴仑,实现了信号先差分至单端转化、后信号放大的策略,不仅提高了系统集成度而且有利于降低系统功耗。同时,提出折叠PMOS跨导技术使混频器的线性度得以提升,利于增大发射链路中低频放大器的增益比重以减轻高频放大器的压力。最终,对前端电路应用并联峰化技术,满足了系统对带宽的要求。芯片采用COB(chip on board)方式测试,结果表明:射频输出端口在5～11.5 GHz内匹配良好,系统的IP-1dB约为-2 dBm。芯片面积为0.8 mm×1.1 mm,工作电压1.8 V时消耗电流20.4 mA。为中国超宽带(UWB)标准的进一步研究提供了参考。