TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件的模拟研究

对0.25 μm TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件进行了模拟研究。由于 TiN栅具有中间禁带功函数,在低的工作电压下,NMOS和PMOS的阈值电压都得到了优化。随 硅膜厚度的减小,采用源漏抬高结构,减小了源漏串联电阻。采用抬高源漏结构的NMOS和 PMOS,其饱和电流分别提高了36％和41％。由于采用源漏抬高能进一步降低硅膜厚度,短沟道效 应也得到了抑制。